[发明专利]集成电路装置的共质心静电放电保护

摘要

一种保护实施于集成电路(IC)内的电路设计免受静电放电(ESD)的方法可包含将包括第一(245)和第二(250)装置阵列的装置阵列对(104和108)定位在所述IC上，以共享共用质心(130)，其中所述第一和第二装置阵列是匹配的。包括第一(220)和第二(225)ESD二极管阵列的ESD二极管阵列对(110)可邻近于包围所述第一和第二装置阵列的第一周边(115)而定位在所述IC上，其中所述第一和第二ESD二极管阵列共享所述共用质心且是匹配的。所述第一ESD二极管阵列的每一ESD二极管(220)的阴极端子可耦合到所述第一装置阵列(245)的输入，且所述第二ESD二极管阵列的每一ESD二极管(225)的阴极端子可耦合到所述第二装置阵列(250)的输入。

主权项

一种用于保护实施于集成电路(IC)内的电路设计免于静电放电(ESD)的系统，其特征在于，所述系统包括：装置阵列对，其包括定位在所述IC上共享共用质心的第一装置阵列和第二装置阵列，其中所述第一装置阵列和所述第二装置阵列是匹配的；以及ESD二极管阵列对，其包括邻近于包围所述装置阵列对的第一周边而定位在所述IC上的第一ESD二极管阵列和第二ESD二极管阵列，其中所述第一ESD二极管阵列和所述第二ESD二极管阵列共享所述共用质心且是匹配的，其中所述第一ESD二极管阵列的每一ESD二极管的阴极端子耦合到所述第一装置阵列的输入，且所述第二ESD二极管阵列的每一ESD二极管的阴极端子耦合到所述第二装置阵列的输入。