[发明专利]具有时间-数字转换器的电路以及相位测量方法有效
| 申请号： | 200980130102.2 | 申请日： | 2009-06-30 |
| 公开（公告）号： | CN102113206A | 公开（公告）日： | 2011-06-29 |
| 发明（设计）人： | 内纳德·帕夫洛维茨;马内尔·科拉多斯·阿森西奥;何新;扬·范辛德恩 | 申请（专利权）人： | 意法爱立信有限公司 |
| 主分类号： | H03D13/00 | 分类号： | H03D13/00;H03L7/091 |
| 代理公司： | 北京天昊联合知识产权代理有限公司 11112 | 代理人： | 陈源;张天舒 |
| 地址： | 瑞士普*** | 国省代码： | 瑞士;CH |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 用于校准时间-数字转换器的校准数据可以通过对时间-数字转换器的馈给电路(20)在正常工作模式和校准模式之间切换来获取。延时电路(22)具有延时电路输入端和多个管脚，这些管脚分别输出来自延时电路输入端的信号的不同延时版本。采样寄存器(24)的数据输入端耦接到管脚并响应于时钟输入端的有效变换来对来自数据输入端的数据进行采样。当处于正常工作模式时，馈给电路(20)向延时电路输入端提供振荡器电路(10)的振荡器信号，并向采样寄存器(24)的时钟输入端提供参考信号。当处于校准模式时，馈给电路(20)向延时电路输入端和时钟输入端提供其变换定时受振荡器信号控制的信号。馈给电路(20)用来选择振荡器信号的变换，使得所选择的变换控制时钟电路处的第一有效变换的定时发生在延时电路输入端处的转换之后。控制电路(28)用来切换馈给电路在正常工作模式与校准模式下工作，从而在校准模式下，控制馈给电路(20)选择多个不同的变换以控制第一有效变换的定时。控制电路从采样寄存器(24)中读取对应每个选择结果数据，并由这些数据来确定针对振荡器信号的校准数据。 | ||
| 搜索关键词： | 具有 时间 数字 转换器 电路 以及 相位 测量方法 | ||
【主权项】：
一种电路，包括时间‑数字转换器(14)和振荡器电路(10)，该振荡器电路的振荡器耦接到时间‑数字转换器(14)，该时间‑数字转换器(14)包括：延时电路(22)，其具有延时电路输入端和多个管脚，该延时电路(22)被配置为在所述管脚分别输出来自延时电路输入端的信号的不同延时版本；采样寄存器(24)，其具有时钟输入端和耦接到所述管脚的数据输入端，该采样寄存器被配置为对时钟输入端的有效变换作出响应来对来自数据输入端的数据进行采样；馈给电路(20)，其耦接到振荡器输出端、延时电路输入端和时钟输入端，该馈给电路(20)被配置为可选择地至少工作在正常工作模式下或校准模式下，并且被配置为，当在正常工作模式下时向延时电路输入端馈给振荡器电路(10)的振荡器信号并向采样寄存器(24)的时钟输入端馈给参考信号，以及当在校准模式下时向延时电路输入端和时钟输入端二者提供其变换定时受振荡器信号控制的信号，所述馈给电路(20)被配置为用来选择振荡器信号的变换，使得所选择的变换控制时钟电路处的第一有效变换的定时发生在延时电路输入端处的转换之后；控制电路(28)，配置为将馈给电路在正常工作模式和校准模式之间切换，控制馈给电路(20)在校准模式下相继地选择多个不同的变换以控制第一有效变换的定时，从采样寄存器(24)中读取针对每个选择的结果数据，以及根据这些数据来确定针对振荡器信号的校准数据。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于意法爱立信有限公司，未经意法爱立信有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200980130102.2/，转载请声明来源钻瓜专利网。
- 上一篇：一种展现窗口中的元素的方法及装置
- 下一篇：分光光度计双光栅切换装置
- 同类专利
- 一种解调电路及控制系统-201920404789.5
- 申永鹏;李信波;王建;孔会举;葛高瑞;孙建彬 - 郑州轻工业学院
- 2019-03-28 - 2019-10-18 - H03D13/00
- 本实用新型涉及电路技术领域，具体涉及一种解调电路及控制系统，解调电路用于将待处理信号解析成控制器可识别的二进制码元，且电路结构简单。解调电路包括第一输入电路、第二输入电路、阻容充放电电路以及比较电路，第一输入电路的一端与信号接收器连接、另一端与比较电路的第一输入端连接，第二输入电路的一端与信号接收器连接、另一端通过阻容充放电电路与比较电路的第二输入端连接。在对待处理信号进行处理时，第一输入电路对待处理信号进行降压处理后得到第一信号，第二输入电路和阻容充放电电路对待处理信号进行降压以及充电或放电处理后得到第二信号，比较电路对第一信号和第二信号进行比较得到解调后的信号并通过比较电路的输出端输出。
- PLL双边沿锁定检测器-201180049897.1
- 王晓悦;S·M·雅马尔 - 马维尔国际贸易有限公司
- 2011-10-13 - 2017-02-15 - H03D13/00
- 指示目标信号与参考信号同相的锁定信号包括在目标信号的上升和下降边沿检测参考信号。在参考信号的上升和下降边沿检测目标信号。在目标与参考信号之间的异相状况用来将定时装置置于重置状态中。在允许定时装置超时时，确立如下信号，该信号指示目标信号被视为锁定到参考信号。
- 鉴频鉴相器-200980152071.0
- 马哈茂德·阿妈姆·伊斯梅尔·内斯雷恩;穆赫德·苏莱曼·穆赫德·夏希曼 - 马来西亚微电子系统有限公司
- 2009-11-16 - 2011-11-30 - H03D13/00
- 本发明涉及一种用作锁相环中的部件之一的鉴频鉴相器(PFD)(100)。本发明的PFD具有零死区，具有带有最少数量的晶体管的简单结构，并且需要较小的面积。本发明的PFD不使用传统PFD中的任何变换器或延迟门。相反，本发明的PFD使用节省功耗的反馈晶体管，并且由此，本发明的PFD适用于低功率应用。
- 用于检测相位差П/2N的相位检测器-200980133451.X
- 杨·勒吉永 - NXP股份有限公司
- 2009-08-25 - 2011-07-20 - H03D13/00
- 基本对称π/2相位检测器接收对检测器输出处的差分电流加以控制的控制信号。每个相应的控制信号是从第一输入信号、第一输入信号的逻辑补码、第二输入信号以及第二输入信号的逻辑补码中选择的相应信号对的线性组合。操作基于对差分电流求时间平均，在π/2的相位差处结果为零。通过将由一个或多个控制信号控制的一个或多个附加电流源添加至输出，使基本操作偏斜。现在使得时间平均后的输出电流仅在非π/2的相位差处为零。在采用相同形式电流源和电阻器的实施例中，修改后的检测器被配置用于相位差π/2N。
- 具有时间-数字转换器的电路以及相位测量方法-200980130102.2
- 内纳德·帕夫洛维茨;马内尔·科拉多斯·阿森西奥;何新;扬·范辛德恩 - 意法爱立信有限公司
- 2009-06-30 - 2011-06-29 - H03D13/00
- 用于校准时间-数字转换器的校准数据可以通过对时间-数字转换器的馈给电路(20)在正常工作模式和校准模式之间切换来获取。延时电路(22)具有延时电路输入端和多个管脚，这些管脚分别输出来自延时电路输入端的信号的不同延时版本。采样寄存器(24)的数据输入端耦接到管脚并响应于时钟输入端的有效变换来对来自数据输入端的数据进行采样。当处于正常工作模式时，馈给电路(20)向延时电路输入端提供振荡器电路(10)的振荡器信号，并向采样寄存器(24)的时钟输入端提供参考信号。当处于校准模式时，馈给电路(20)向延时电路输入端和时钟输入端提供其变换定时受振荡器信号控制的信号。馈给电路(20)用来选择振荡器信号的变换，使得所选择的变换控制时钟电路处的第一有效变换的定时发生在延时电路输入端处的转换之后。控制电路(28)用来切换馈给电路在正常工作模式与校准模式下工作，从而在校准模式下，控制馈给电路(20)选择多个不同的变换以控制第一有效变换的定时。控制电路从采样寄存器(24)中读取对应每个选择结果数据，并由这些数据来确定针对振荡器信号的校准数据。
- 高精度±180°数字鉴相方法及其实施装置-200910070992.4
- 段发阶;欧阳涛;李孟麟;欧冰洁 - 天津大学
- 2009-10-27 - 2010-05-05 - H03D13/00
- 本发明是关于信号相位差的检测方法和装置，具体讲，是关于基于数字鉴相原理的高精度±180°数字鉴相方法及其实施装置。为提供一种能对信号进行辨向，并能降低随机误差的高精度±180°数字鉴相装置，本发明采用的技术方案是：包括：用于实现信号辨向并产生相位方波的±180°鉴相模块；用于将所述相位方波分频，取得数个脉冲宽度信号并输出到计数平均模块的分频器；计数平均模块用于将分频器选取的数个脉冲宽度信号分别进行计数，并求得单个脉宽计数平均值。本发明主要用于电力系统中功率因数的测量、铁路系统中相敏轨道电路相位差的测量、超声波隧道风速测量以及科氏质量流量计中的相位差测量等信号的相位检测。
- 高速高抖动容限的随机数据线性鉴相器电路-200910043643.3
- 张民选;石大勇;李少青;马卓;赵振宇;陈怒兴;陈吉华;方粮;徐炜遐;唐李红;白创;李俊丰;刘梅 - 中国人民解放军国防科学技术大学
- 2009-06-09 - 2009-11-04 - H03D13/00
- 本发明公开了一种高速高抖动容限的随机数据线性鉴相器电路。传统随机数据线性鉴相器电路由两个触发器和两个异或门组成，两个异或门分别表征输出时钟与输入数据相位差的error信号和表征输入数据跳变密度的ref信号。由于触发器存在延时，使得在时钟上升沿对齐输入数据位的正中间时，error信号脉宽与ref信号不相等且不同步。本发明在传统线性鉴相器结路的基础上增加了一个延时匹配单元和一个锁存器，并将其中一个D触发器拆分为两个级联的锁存器，解决了error信号脉宽与ref信号不相等和不同步的问题，可以有效增大输入数据抖动容限，降低输出信号的抖动，可以适用于吉赫兹以上速率的高速系统。
- 专利分类
