[发明专利]一种卷积码译码方法及装置

说明书

技术领域

本发明主要涉及移动通信技术领域，特别是指一种带有防溢出设计的卷积码译码方法及卷积码译码装置。

背景技术

在无线通信系统中，为了提高通信性能，需要采用信道编码技术。这样传输信号能够更好地抵抗各种信道噪声、干扰以及衰落的影响，以一定程度的冗余代价降低了通信系统的误码率。卷积码性能较高、实现复杂度适中、实时性好，因此广泛应用于数字视频广播(DVB)、数字音频广播(DAB)、卫星通信、无线局域网(WLAN)、超宽带(UWB)、3G、LTE等技术领域。卷积码的编码实现比较简单，相关的研究主要集中在译码算法和硬件实现上。与其它卷积码的译码算法相比，Viterbi(维特比)算法采用最大似然译码准则，目前来说是一种最优算法。

在卷积码译码的过程中，格栅的终止是一个重要的问题。通常有两种格栅终止的方法：零尾法和咬尾法。

零尾法(zero-tail bits或zero-tail termination)：将K-1个零比特添加到原始信息的尾部，其中K为约束长度，这种方法将导致信道的速率损失。

咬尾法(tail biting)：将编码器的初始状态定义为最后K-1个信息比特，编码的起始和结束状态是一样的，但不一定是零状态。在这种方法下，只有信息被编码，不会产生速率损失的问题。然而，因为起始和结束状态的不确定，所以译码时的计算复杂度比较高。

现在的咬尾卷积码译码器，最关键的是在解码之前识别出未知的初始状态，缺陷是需要更多的存储空间，计算复杂度也更大。在译码之前确定未知的初始状态成为关键问题。

现有的确定译码初始状态的方法中，通常是将一个接收数据块重复L次，即串联后对长序列进行译码。以L＝3为例，译码时三个数据块都用于计算幸存路径，最后回溯时只将回溯路径对应的第二个数据块的数据作为译码输出，第一个数据块可以看成为第二个数据块提供正确初始状态，第三个数据块可以看成为第二个数据块提供正确的回溯状态。这种方法增加了计算量和译码延迟。

Viterbi译码算法是由Viterbi于1967年提出的一种最大似然译码方法，即译码器选择的输出总是使接收序列条件概率最大的码字。根据最大似然译码原理，在所有可能的路径中求取与接收序列最相似的一条(距离最小的一条)，进行路径回溯获得判决输出，目前该方法已被证明具有最佳纠错译码性能。Viterbi算法主要由路径度量的“加比选”运算(ACS，add_comp_select)、累积度量的更新(BMU)、最大似然路径的回溯(TB)等过程组成。ACS单元是Viterbi译码器的核心电路，用于完成幸存路径度量值的计算和选择，但是累计度量值(PM)随时间推移不断累加，如果不加以控制，会有溢出的隐患，从而造成严重的译码错误，所以ACS计算单元同时要防止幸存路径度量值在累加过程中的溢出问题。

发明内容

本发明提出一种卷积码译码方法及装置，能够解决幸存路径度量值在累加过程中的溢出问题。

本发明的技术方案是这样实现的：

一种卷积码译码装置，包括：

支路度量计算单元，用于计算不同校验码组合对应的支路的支路度量值；

累计度量存储单元，用于存储幸存路径累计度量值；

加比选计算单元，用于从所述累计度量存储单元读出存储的幸存路径累计度量值，将所述幸存路径累计度量值与所述支路度量计算单元计算出的支路度量值进行累加，比较累加后得到的新路径度量值，选择其中一个较大者更新所述累计度量存储单元用于下次加比选迭代计算，并在迭代计算完成后选择输出幸存路径和最终的幸存路径累计度量值；

溢出处理单元，用于在累加过程中根据累计度量值最高位的状态变化，产生减法使能信号，控制所述加比选计算单元对幸存路径累计度量值做减法运算；

幸存路径存储单元，用于存储所述加比选计算单元选择的幸存路径；

回溯控制单元，用于对幸存路径进行回溯并输出译码结果。

优选的，还包括：

最大路径选择单元，用于接收所述加比选计算单元计算出的幸存路径累计度量值，在所有幸存路径累计度量值中选择最大的幸存路径累计度量值，并记录最大的幸存路径累计度量值对应的最大幸存路径所对应的状态；

所述回溯控制单元具体为，接收所述最大路径选择单元的最大幸存路径所对应的状态，并根据所述最大幸存路径所对应的状态对所述译码装置进行初始化，对幸存路径进行回溯并输出译码结果。

优选的，还包括：

控制单元，用于产生时序控制信号和读写使能信号。

优选的，所述加比选计算单元包括：