[发明专利]基于现场可编程门阵列的串并行协议转换装置

摘要

基于现场可编程门阵列的串并行协议转换装置能将音频数据的数字音频设备总线(I2S)串行协议与同步动态随机存储器(SDRAM)的并行协议经行转换。能将多媒体数字信号编解码器(CODEC)芯片采集到的串行数据输入FPGA芯片，经过芯片中各个模块的处理后，将串行数据转换为并行数据，输出到语音处理芯片(MCU)。同时将MCU芯片的并行数据输入到FPGA芯片，转化为串行信号后输出到CODEC芯片。本发明用硬件实现了串/并数据的相互转换，解决了在音频数据采集过程中数据传输的问题，降低了语音处理芯片(MCU)的负荷，同时还提高了系统整体的可靠性。

主权项

1. 一种基于现场可编程门阵列的串并行协议转换装置，其特征在于该装置包括SDRAM时序解析模块(1)、协议配置模块(2)、I2S协议解析模块(3)、SPI协议解析模块(4)、时钟模块(5)、中断处理模块(6)，且都是基于现场可编程门阵列FPGA实现；所述SDRAM时序解析模块(1)，为外部并行数据处理部分，接收从外部语音处理芯片MCU来的并行总线数据信号，转换为串行信号后通过内部串行数据总线向协议配置模块(2)输出；所述协议配置模块(2)，为数据格式配置部分，分辨经SDRAM时序解析模块(1)所转换后的数据为I2S或者SPI数据，并根据判别结果分别向I2S协议解析模块(3)和SPI协议解析模块(4)输出；所述I2S协议解析模块(3)，为I2S串行协议数据处理部分，将串行数据整理成为符合I2S协议的格式后向外部I2S芯片输出；并通过内部中断线与中断处理模块(6)相连，通过内部时钟数据线与时钟模块(5)相连；所述SPI协议解析模块(4)，为SPI串行协议数据处理部分，将串行数据整理成为符合SPI协议的格式后向外部I2S芯片输出，从而起到配置作用；所述时钟模块(5)，为I2S时序时钟产生部分，并将产生的时钟信号向外部I2S芯片传输；所述中断处理模块(6)，为外部中断信号产生部分，当发生数据协议转换事件时，产生外部中断并向MCU输出，以提示事件发生。