[发明专利]基于现场可编程门阵列的串并行协议转换装置

说明书

技术领域

本发明涉及半导体集成电路，应用于语音通讯及处理领域。能将串行的SPI总线协议与I2S总线协议转换成并行总线协议，从而降低系统中语音处理芯片的资源开销。

背景技术

在多媒体音频设计中，经常涉及到模数转换芯片(CODEC)芯片与语音处理芯片(MCU)之间的通信。一般音频处理的CODEC芯片会使用I2S(Inter-IC Sound片内音频)总线来传输音频数据，SPI(高速同步串行口)总线作为控制协议来进行与MCU芯片之间的通信。然而，很多MCU芯片并没有I2S及SPI总线控制器。因此，经常需要用软件方法来实现通讯的目的。这样做不仅要求MCU要有较高的频率，并且极大耗费MCU的资源，同时稳定性、可靠性方面都有所欠缺。为此，通过硬件的方法来实现这样的系统，可以避免上述问题，并适应普遍应用的场合，提高音频处理的速度。

发明内容

技术问题：本发明的目的就是提供一个基于现场可编程门阵列的串并行协议转换装置，来将I2S、SPI总线转换成MCU常用的SDRAM(同步动态随机存储器)并行总线协议。这样可以加快MCU访问CODEC芯片数据的速度，同时也提高了电路的可靠性。

技术方案：本发明由下列部分组成：SDRAM时序解析模块，协议配置模块，I2S协议解析模块，SPI协议解析模块，时钟模块，中断处理模块，且都是基于现场可编程门阵列(FPGA)实现。

SDRAM时序解析模块为外部并行数据处理部分，接收从外部MCU来的并行总线数据信号，转换为串行信号后通过内部串行数据总线向协议配置模块输出。协议配置模块为数据格式配置部分，分辨经SDRAM时序解析模块所转换后的数据为I2S或者SPI数据，并根据判别结果分别向I2S协议解析模块和SPI协议解析模块输出。I2S协议解析模块为I2S串行协议数据处理部分，将串行数据整理成为符合I2S协议的格式后向外部I2S芯片输出；并通过内部中断线与中断处理模块相连，通过内部时钟数据线与时钟模块相连。SPI协议解析模块为SPI串行协议数据处理部分，将串行数据整理成为符合SPI协议的格式后向外部I2S芯片输出，从而起到配置作用。时钟模块为I2S时序时钟产生部分，并将产生的时钟信号向外部I2S芯片传输。中断处理模块为外部中断信号产生部分，当发生数据协议转换事件时，产生外部中断并向MCU输出，以提示事件发生。

基于FPGA(现场可编程门阵列)实现了串行协议与并行协议之间的相互转换功能。串行协议转换为并行协议的过程，是串行的I2S信号输入到FPGA芯片后依次经过芯片内的I2S

协议解析模块和SDRAM时序解析模块之后再转换成并行的16位数据，存储在系统中，等待MCU来读取数据。而并行协议转换为串行协议的过程则是待MCU将数据写入FPGA内的SDRAM时序解析模块后，再通过I2S协议解析模块转换成串行数据，输出到CODEC芯片。

并行协议转换为串行协议的流程：

首先MCU设置FPGA的协议配置模块中的寄存器，选择打开SPI模块或I2S模块。接下来MCU将16位数据写入FPGA的SDRAM时序解析模块中，可以是I2S数据或SPI数据。如果选择打开SPI模块，时钟产生模块产生SPI的时钟信号，并按照相应的协议在SPI时钟的上升沿或下降沿送数据。

如果选择了I2S模块，系统采集CODEC产生的I2S时钟信号及帧时钟，并按照协议在时钟的上升沿或者下降沿送数据到数据线上。

串行协议转换为并行协议的流程：

串转并只需要使用到I2S模块，因为在这里SPI协议是作为控制协议使用的。首先I2S模块按照I2S协议采集数据，每转换16位数据就提示中断产生模块产生中断。MCU在读数据之前需要读中断产生模块的寄存器来清除中断。

本发明的原理是：