[发明专利]基于现场可编程门阵列的串并行协议转换装置

权利要求书

1.一种基于现场可编程门阵列的串并行协议转换装置，其特征在于该装置包括SDRAM时序解析模块(1)、协议配置模块(2)、I2S协议解析模块(3)、SPI协议解析模块(4)、时钟模块(5)、中断处理模块(6)，且都是基于现场可编程门阵列FPGA实现；其中I2S为Inter-IC Sound片内音频；SPI为高速同步串行口；

并行协议转换为串行协议的流程：

首先MCU设置FPGA的协议配置模块中的寄存器，选择打开SPI模块或I2S模块，接下来MCU将16位数据写入FPGA的SDRAM时序解析模块中，可以是I2S数据或SPI数据，如果选择打开SPI模块，时钟产生模块产生SPI的时钟信号，并按照相应的协议在SPI时钟的上升沿或下降沿送数据；

如果选择了I2S模块，系统采集CODEC产生的I2S时钟信号及帧时钟，并按照协议在时钟的上升沿或者下降沿送数据到数据线上；

串行协议转换为并行协议的流程：

串转并只需要使用到I2S模块，因为在这里SPI协议是作为控制协议使用的，首先I2S模块按照I2S协议采集数据，每转换16位数据就提示中断产生模块产生中断，MCU在读数据之前需要读中断产生模块的寄存器来清除中断；

所述SDRAM时序解析模块(1)，为外部并行数据处理部分，接收从外部语音处理芯片MCU来的并行总线数据信号，转换为串行信号后通过内部串行数据总线向协议配置模块(2)输出；

所述协议配置模块(2)，为数据格式配置部分，分辨经SDRAM时序解析模块(1)所转换后的数据为I2S或者SPI数据，并根据判别结果分别向I2S协议解析模块(3)和SPI协议解析模块(4)输出；

所述I2S协议解析模块(3)，为I2S串行协议数据处理部分，将串行数据整理成为符合I2S协议的格式后向外部I2S芯片输出；并通过内部中断线与中断处理模块(6)相连，通过内部时钟数据线与时钟模块(5)相连；

所述SPI协议解析模块(4)，为SPI串行协议数据处理部分，将串行数据整理成为符合SPI协议的格式后向外部I2S芯片输出，从而起到配置作用；

所述时钟模块(5)，为I2S时序时钟产生部分，并将产生的时钟信号向外部I2S芯片传输；

所述中断处理模块(6)，为外部中断信号产生部分，当发生数据协议转换事件时，产生外部中断并向MCU输出，以提示事件发生。