[发明专利]防止多核处理器中的写回竞争有效
| 申请号： | 200880103410.1 | 申请日： | 2008-06-20 |
| 公开（公告）号： | CN101802796A | 公开（公告）日： | 2010-08-11 |
| 发明（设计）人： | S·维欣;A·施托勒 | 申请（专利权）人： | 密普斯技术股份有限公司 |
| 主分类号： | G06F13/00 | 分类号： | G06F13/00 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 李玲 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种处理器通过保持对数据负责直到写回请求被来自高速缓存一致性管理器的干预消息确认而防止写回竞争状况。如果对同一数据的请求在该干预消息之前到达，则处理器核单元提供所请求的数据并消除待处理的写回请求。与高速缓存线相关联的高速缓存一致性数据指示是否已经在与写回请求相关联的干预消息之前接收到对数据的请求。当写回请求发起时，高速缓存线的高速缓存一致性数据具有“经修改”值。当接收到与写回请求相关联的干预消息时，检查该高速缓存线的高速缓存一致性数据。高速缓存一致性数据从“经修改”值的变化指示在干预之前已经接收到对数据的请求，从而写回请求应被消除。 | ||
| 搜索关键词： | 防止 多核 处理器 中的 竞争 | ||
【主权项】：
一种在与包括至少两个处理器核单元的处理器中的处理器核单元相关联的高速缓存的高速缓存线中保持数据的经修改副本的方法，所述方法包括：选择包括经修改的高速缓存数据的高速缓存线以供写回操作；向高速缓存一致性管理器单元发送对所选的高速缓存线的写回请求；从所述高速缓存一致性管理器单元接收第一干预消息；确定所述第一干预消息是否与来自发出请求的处理器核单元对所述经修改的高速缓存数据的请求相关联；以及响应于确定所述第一干预消息与对所述经修改的高速缓存数据的请求相关联，将所述经修改的高速缓存数据提供给所述发出请求的处理器核单元，并消除所述写回请求。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于密普斯技术股份有限公司，未经密普斯技术股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200880103410.1/，转载请声明来源钻瓜专利网。
- 上一篇：一种能够互相通信的摄像机系统
- 下一篇：一种数字电视接收终端及数字电视系统
