[发明专利]深硅刻蚀上掩膜底切的最小化无效
| 申请号： | 200880020153.5 | 申请日： | 2008-06-02 |
| 公开（公告）号： | CN101715604A | 公开（公告）日： | 2010-05-26 |
| 发明（设计）人： | 塔玛拉克·潘杜姆索波尔恩;帕特里克·钟;杰基濑户;S.M·列扎·萨贾迪 | 申请（专利权）人： | 朗姆研究公司 |
| 主分类号： | H01L21/3065 | 分类号： | H01L21/3065 |
| 代理公司： | 上海华晖信康知识产权代理事务所(普通合伙) 31244 | 代理人： | 樊英如 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供一种在硅层中形成特征的方法。在该硅层上形成具有多个掩膜开孔的掩膜。通过使包含C4F8的无氢沉积气体流入，从该沉积气体形成等离子体，用该等离子体沉积聚合物至少20秒，以及在该至少20秒之后停止沉积该聚合物而在该掩膜上沉积聚合物层。通过使打开气体流入，从该打开气体形成等离子体，该等离子体相对于该多个掩膜开孔侧面的沉积聚合物选择性地除去该多个掩膜开孔下部的沉积聚合物，以及当至少该多个掩膜特征中的一些被打开时，停止该打开而打开该沉积聚合物层。透过该掩膜和沉积聚合物层刻蚀该硅层。 | ||
| 搜索关键词： | 刻蚀 上掩膜底切 最小化 | ||
【主权项】：
一种在硅层中形成特征的方法，包含：在该硅层上方形成具有多个掩膜开孔的掩膜；在该掩膜上方沉积聚合物层，包含：使包含C4F8的无氢沉积气体流入；从该沉积气体形成等离子体；用该等离子体沉积聚合物至少20秒；以及在该至少20秒之后停止沉积该聚合物；打开沉积的该聚合物层，包含：使打开气体流入；从该打开气体形成等离子体，其相对于该多个掩膜开孔侧面的沉积聚合物选择性地除去该多个掩膜开孔下部的沉积聚合物；以及当至少多个掩膜特征中的一些被打开时，停止该打开；以及透过该掩膜和沉积的聚合物层刻蚀该硅层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于朗姆研究公司，未经朗姆研究公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200880020153.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
