[发明专利]半导体存储装置

摘要

在半导体存储装置中，相对于与字线正交的方向形成的数据线，在沿数据线的延伸方向上，列状地邻接配置数据锁存器(300)、多路转换器(601、602)、ECC电路部(401)、输入输出电路部(500)，以位片状地形成数据总线系统的布局。进而，为了使各比特的延迟时间均一化，均等地分散配置奇偶校验位。在搭载了ECC功能的比特宽度宽广的存储器装置中，带来从存储器阵列部到电路的数据总线的布线布局及延迟时间的增大。另外，加大ECC电路的处理比特宽度后，由于电路级数的增加，存取性能恶化，布局的面积也增大。

主权项

1、一种半导体存储装置，具备：存储器阵列，该存储器阵列包含存储通常数据的标准阵列、和存储旨在对所述通常数据进行错误检出的奇偶数据的奇偶阵列；多个第1数据线，这些第1数据线对所述存储器阵列进行写入及读出；多个第1数据锁存器，这些第1数据锁存器与所述多个第1数据线连接；ECC电路部，该ECC电路部根据写入所述标准阵列的数据，生成存储到所述奇偶阵列的奇偶数据，而且根据从所述多个第1数据锁存器中读出的标准数据及奇偶数据，对读出的数据进行错误检知纠正；输入输出部，该输入输出部用作所述ECC电路部与外部的接口；多个第2数据线，这些第2数据线与所述多个第1数据锁存器的输出连接；和多个第3数据线，这些第3数据线与经所述ECC电路部纠错后的数据连接，所述多个第2数据线，输入所述ECC电路部；所述ECC电路部输出的所述多个第3数据线，与所述输入输出部连接；所述多个第1数据锁存器，在所述多个第1数据线的延伸方向上，靠近所述存储器阵列地列状配置；所述ECC电路部，靠近所述多个第1数据锁存器地配置；所述多个第1数据锁存器及所述ECC电路部，大致形成在配置有所述多个第1数据线的宽度中。