[发明专利]CMOS兼容非易失性存储器单元结构、操作和阵列配置无效
| 申请号： | 200810147128.5 | 申请日： | 2008-08-20 |
| 公开（公告）号： | CN101373634A | 公开（公告）日： | 2009-02-25 |
| 发明（设计）人： | 李迪;周显峰 | 申请（专利权）人： | 隆智半导体公司 |
| 主分类号： | G11C16/02 | 分类号： | G11C16/02;G11C16/10;G11C16/26 |
| 代理公司： | 北京嘉和天工知识产权代理事务所 | 代理人： | 严慎 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及与CMOS逻辑兼容的非易失性存储器单元结构、操作和阵列配置。具体地，本发明提供基于逻辑的单层多晶硅非易失性存储器单元，其与CMOS工艺兼容，使用较低电压来工作，并且在编程、读取或擦除操作中更可靠。根据本发明的非易失性存储器单元包括编程晶体管，所述编程晶体管具有作为第一编程端子的编程晶体管源极；选择晶体管，所述选择晶体管具有作为选择端子的选择晶体管栅极和作为第二编程端子的选择晶体管漏极；以及擦除晶体管，所述擦除晶体管具有连接作为擦除端子的擦除晶体管源极和擦除晶体管漏极，其中所述擦除晶体管与所述编程晶体管共享浮栅，并且所述编程晶体管漏极被连接到选择晶体管源极。 | ||
| 搜索关键词： | cmos 兼容 非易失性存储器 单元 结构 操作 阵列 配置 | ||
【主权项】：
1.一种非易失性存储器单元，包括：编程晶体管，所述编程晶体管具有作为第一编程端子的编程晶体管源极；选择晶体管，所述选择晶体管具有作为选择端子的选择晶体管栅极和作为第二编程端子的选择晶体管漏极；以及擦除晶体管，所述擦除晶体管具有连接作为擦除端子的擦除晶体管源极和擦除晶体管漏极，其中所述擦除晶体管与所述编程晶体管共享浮栅，并且所述编程晶体管漏极被连接到选择晶体管源极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于隆智半导体公司，未经隆智半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810147128.5/，转载请声明来源钻瓜专利网。
- 上一篇：复式空调的管道连接搜索设备
- 下一篇：得自人脂肪的细胞的免疫表型和免疫原性
