[发明专利]半导体器件及其制造方法无效

专利信息
申请号: 200810145329.1 申请日: 2008-08-07
公开(公告)号: CN101364543A 公开(公告)日: 2009-02-11
发明(设计)人: 小野真隆;藤田安希子 申请(专利权)人: 恩益禧电子股份有限公司
主分类号: H01L21/331 分类号: H01L21/331;H01L29/737
代理公司: 中原信达知识产权代理有限责任公司 代理人: 孙志湧;陆锦华
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 提供一种半导体器件,该半导体器件提供降低的电流泄漏和寄生电阻,以实现稳定的电流增益。在p型多晶硅膜上,生长第一多晶半导体层,其中,所述p型多晶硅膜暴露在由包含p型多晶硅膜和氮化硅膜的多层膜构成的遮护部分的下表面中,同时在n型集电区层上生长第一半导体层,然后选择地移除所述第一多晶半导体层。此外,第二生长操作用于在不接触所述氮化硅膜的情况下,在暴露在所述遮护部分的下表面中的p型多晶半导体膜的暴露部分上生长第二多晶半导体层和第三多晶半导体层,同时生长第二半导体层和第三半导体层,以使得第三半导体层与第三多晶半导体层接触。
搜索关键词: 半导体器件 及其 制造 方法
【主权项】:
1.一种制造半导体器件的方法,包括:在具有第一型导电性的集电区层的衬底上,顺序提供第一绝缘膜、具有第二型导电性的多晶半导体膜和第二绝缘膜,所述第二型导电性与所述第一型导电性相反;选择地蚀刻所述第二绝缘膜和所述多晶半导体膜,以提供凹部,所述凹部的底部包括所述第一绝缘膜的暴露部分;在所述第二绝缘膜上方和所述凹部的侧壁上方形成第三绝缘膜,同时部分地保留所述凹部是暴露的;在深度方向上蚀刻暴露在所述凹部的底部中的所述第一绝缘膜的所述暴露部分,并在横向方向上蚀刻所述第一绝缘膜的侧表面,以提供中空部分并形成遮护部分,所述中空部分具有在其底部暴露的所述集电区层的暴露部分,所述遮护部分由具有所述多晶半导体膜、所述第二绝缘膜和所述第三绝缘膜的多层膜构成;在暴露在所述中空部分的底部中的所述集电区层的所述暴露部分上生长基区层和第三半导体层,所述基区层由第一半导体层和第二半导体层构成,并在暴露在所述遮护部分的下表面中的所述多晶半导体膜的所述暴露部分上方生长第一多晶半导体层、第二多晶半导体层和第三多晶半导体层,以形成基区连接部分,所述基区连接部分能够电连接所述多晶半导体膜和所述基区层;以及将所述第一型导电性的杂质注入到所述第三半导体层的至少一部分中,以形成发射区层,其中,所述生长基区层和第三半导体层包括:在生长所述第一半导体层的同时,在暴露在所述遮护部分的下表面中的所述多晶半导体膜的所述暴露部分上方生长所述第一多晶半导体层,所述第一多晶半导体层是未掺杂的,并且所述第一半导体层是未掺杂的;选择地移除所述第一多晶半导体层;以及在所述第一半导体层上生长所述第二半导体层和所述第三半导体层的同时,在暴露在所述遮护部分的下表面中的所述多晶半导体膜的所述暴露部分上方选择地生长所述第二多晶半导体层和所述第三多晶半导体层而不与所述第三绝缘膜接触,使得所述第三半导体层与所述第三多晶半导体层接触,所述第二多晶半导体层包含第二型导电性的杂质并用作所述基区连接部分,所述第三多晶半导体层是未掺杂的,所述第二半导体层包含第二型导电性的杂质,所述第三半导体层是未掺杂的。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于恩益禧电子股份有限公司,未经恩益禧电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200810145329.1/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top