[发明专利]半导体器件有效
| 申请号： | 200810130350.4 | 申请日： | 2008-07-11 |
| 公开（公告）号： | CN101350345A | 公开（公告）日： | 2009-01-21 |
| 发明（设计）人： | 野野村到;长田健一;佐圆真 | 申请（专利权）人： | 株式会社日立制作所 |
| 主分类号： | H01L25/00 | 分类号： | H01L25/00;H01L25/18;H01L23/48 |
| 代理公司： | 北京市金杜律师事务所 | 代理人： | 王茂华 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种半导体器件，提供如下这样的技术：在半导体器件中，能够层叠相同设计的多个芯片、废除垫片和中继基板而提高三维耦合的信息传送能力。在封装基板上层叠有第一半导体集成电路(SoC301)、第二半导体集成电路(存储器A302)和第三半导体集成电路(存储器B303)，该第一半导体集成电路具有第一三维耦合电路(三维耦合发送端子组和三维耦合接收端子组)，该第二半导体集成电路具有三维耦合电路和贯通电极(电源贯通孔和接地贯通孔)，该第三半导体集成电路具有三维耦合电路和贯通电极。 | ||
| 搜索关键词： | 半导体器件 | ||
【主权项】：
1.一种半导体器件，其特征在于，包括：第一半导体集成电路，具有第一三维耦合电路；第二半导体集成电路，具有与上述第一三维耦合电路电感耦合的第二三维耦合电路、和第一贯通电极；以及第三半导体集成电路，具有与上述第一三维耦合电路电感耦合的第三三维耦合电路、和与上述第一贯通电极连接的第二贯通电极，其中，上述第一半导体集成电路、上述第二半导体集成电路以及上述第三半导体集成电路被层叠。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社日立制作所，未经株式会社日立制作所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810130350.4/，转载请声明来源钻瓜专利网。
- 上一篇：高效防喷防磨卸荷脱接器
- 下一篇：一种水土流失测控装置
- 同类专利
- 专利分类
