[发明专利]形成倒装芯片突起载体式封装的方法有效

专利信息
申请号: 200810098969.1 申请日: 2008-05-26
公开(公告)号: CN101383301A 公开(公告)日: 2009-03-11
发明(设计)人: 卢威耀;叶兴强 申请(专利权)人: 飞思卡尔半导体公司
主分类号: H01L21/60 分类号: H01L21/60
代理公司: 中国国际贸易促进委员会专利商标事务所 代理人: 柴毅敏
地址: 美国得*** 国省代码: 美国;US
权利要求书: 查看更多 说明书: 查看更多
摘要: 通过提供金属箔片并在片的第一表面中形成腔来形成倒装芯片突起载体式封装。用导电金属镀覆腔以形成外部互连。在金属箔的第一表面和镀覆腔上形成绝缘膜,然后在绝缘膜中形成通孔。通孔接触相应的镀覆腔。然后镀覆通孔,并在绝缘膜和镀覆通孔上形成焊接阻挡膜。处理焊接阻挡膜以在通孔上形成暴露区域,然后用导电金属镀覆该暴露区域。将突起的半导体管芯附装到金属箔的第一表面,其中管芯突起接触相应的镀覆暴露区域,其将管芯电连接到镀覆腔。最后,移除金属箔片使得露出镀覆腔的外表面。如上所述,镀覆腔的外表面形成管芯和印刷电路板之间的电互连。
搜索关键词: 形成 倒装 芯片 突起 载体 封装 方法
【主权项】:
1. 一种封装半导体集成电路的方法,包括:提供金属箔片;在所述金属箔片的第一表面中形成多个腔;用导电金属镀覆所述腔;在金属箔的第一表面和镀覆腔上形成绝缘膜;在所述绝缘膜中形成多个通孔,其中所述通孔接触相应的所述镀覆腔;用导电金属镀覆所述通孔;在所述绝缘膜和镀覆通孔上形成焊接阻挡膜;处理所述焊接阻挡膜以在所述通孔上形成暴露区域;用导电金属镀覆所述通孔上的暴露区域;将突起的半导体管芯附装到金属箔的第一表面,其中管芯突起接触相应的镀覆暴露区域,由此将所述管芯电连接到镀覆腔;以及移除所述金属箔片使得露出镀覆腔的外表面,由此所述镀覆腔的外表面形成与半导体管芯的电互连。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于飞思卡尔半导体公司,未经飞思卡尔半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200810098969.1/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top