[发明专利]具有模式匹配的高性能RAID-6系统体系结构有效
| 申请号： | 200780051548.7 | 申请日： | 2007-12-06 |
| 公开（公告）号： | CN101611376A | 公开（公告）日： | 2009-12-23 |
| 发明（设计）人： | V·戈帕尔;G·沃尔里奇;K·亚普;W·费哈利;J·弗拉尼奇;R·奥塔维 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F3/06 | 分类号： | G06F3/06 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 朱海煜;徐予红 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种加速单元分担来自处理器的计算密集型任务。该加速单元包括两条数据处理路径，每条数据处理路径具有一个算术逻辑单元并共享单个乘法器单元。每条数据处理路径可以对相同数据并行执行可配置的操作。提供特殊的复用器路径和指令以允许在数据经过加速单元的单次传递中在条带上计算P型和Q型校验子。 | ||
| 搜索关键词： | 具有 模式 匹配 性能 raid 系统 体系结构 | ||
【主权项】：
1、一种装置，包括：用于接收数据块的第一数据处理路径，所述第一数据处理路径包括用于存储所述数据块的第一累积缓冲器和用于对所述数据块执行第一操作的第一算术逻辑单元；以及用于接收所述数据块的第二数据处理路径，所述第二数据处理路径包括用于存储所述数据块的第二累积缓冲器和用于对所述数据块执行第二操作的第二算术逻辑单元，所述第一数据处理路径和所述第二数据处理路径共享乘法器，所述乘法器对所述数据块执行乘法操作，所述数据处理路径中的每条数据处理路径并行处理所述数据块以在所述数据块经过所述数据处理路径的单次传递中提供第一结果数据块和第二结果数据块。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200780051548.7/，转载请声明来源钻瓜专利网。
