[发明专利]用于高电压锁存器的泄漏改进无效
| 申请号： | 200780033211.3 | 申请日： | 2007-09-04 |
| 公开（公告）号： | CN101512659A | 公开（公告）日： | 2009-08-19 |
| 发明（设计）人： | 约翰尼·陈;杰弗里·明-洪·蔡;天伟·王 | 申请（专利权）人： | 爱特梅尔公司 |
| 主分类号： | G11C7/10 | 分类号： | G11C7/10 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 | 代理人： | 孟 锐 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种改进的CMOS高电压锁存器(100)存储待写入到非易失性存储器的存储器单元的数据位，所述CMOS高电压锁存器(100)具有两个交叉耦合的CMOS反相器(102、104)。一个反相器(104)具有下拉分支，其包含连接在锁存器输出节点与连接到接地的第二高电压低阈值NMOS下拉晶体管(118)之间的通过栅极高电压NMOS晶体管(116)。所述NMOS晶体管(116)的栅极接收具有逻辑高值的备用信号以在所述CMOS锁存器(100)处于数据载入操作模式中时和在高电压写入操作模式期间接通所述NMOS晶体管(116)。所述NMOS晶体管(118)进而将所述第二NMOS下拉晶体管(118)上的电压限制于小于所述备用信号，从而减小来自第二NMOS下拉晶体管(118)的穿通电流和漏极到衬底泄漏。 | ||
| 搜索关键词： | 用于 电压 锁存器 泄漏 改进 | ||
【主权项】：
1. 一种锁存器电路，其包括：第一和第二交叉耦合反相器，每一反相器具有连接到电源电压的PMOS晶体管和连接到接地的NMOS晶体管，其中所述PMOS和NMOS晶体管的栅极在第一节点处接合且第二节点接合所述PMOS和NMOS晶体管的源极-漏极，所述第一反相器的所述第一节点连接到所述第二反相器的所述第二节点，所述第一反相器的所述第二节点连接到所述第二反相器的所述第一节点且连接到用于施加重设电压的晶体管构件；以及通过栅极晶体管构件，其插入在所述第二反相器的所述PMOS与所述NMOS晶体管之间，用于将备用电压施加于所述第二反相器的所述NMOS晶体管，进而将所述NMOS晶体管处的电压限制于由所述备用电压建立的电压。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱特梅尔公司，未经爱特梅尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200780033211.3/，转载请声明来源钻瓜专利网。
- 上一篇：折叠电路和模数转换器
- 下一篇：用于确定是否必须为终端执行切换的方法和设备
