[发明专利]用于高电压锁存器的泄漏改进

权利要求书

1.一种锁存器电路，其包括：

第一和第二交叉耦合反相器，每一反相器具有连接到电源电压的PMOS晶 体管和连接到接地的NMOS晶体管，其中所述PMOS和NMOS晶体管的栅极 在第一节点处接合，且所述PMOS和NMOS晶体管的漏极在第二节点处接合， 第一反相器的第一节点连接到第二反相器的第二节点，第一反相器的第二节 点连接到第二反相器的第一节点且连接到用于施加重设电压的晶体管构件； 以及

通过栅极高电压NMOS晶体管，其插入在所述第二反相器的所述PMOS与 所述NMOS晶体管之间，用于将备用电压施加于所述第二反相器的所述 NMOS晶体管，进而将所述NMOS晶体管处的电压限制于由所述备用电压建 立的电压。

2.根据权利要求1所述的锁存器电路，其具有用于在三种模式中操作的构件， 第一模式是备用模式，第二模式是数据载入模式，且第三模式是高电压写入 模式。

3.根据权利要求2所述的锁存器电路，其中所述电源电压供应低于高电压的第 二电压Vdd，所述第二电压Vdd在所述第一和第二模式期间连接到所述锁存 器电路，且所述高电压在所述第三模式期间连接到所述锁存器电路。

4.根据权利要求2所述的锁存器电路，其中所述第一和第二反相器具有PMOS 上拉晶体管，且其中所述第一反相器具有NMOS下拉晶体管且所述第二反相 器具有NMOS通过栅极晶体管，所述NMOS通过栅极晶体管与NMOS下拉 晶体管串联且在所述第一模式中无效且在所述第二和第三模式中有效。

5.根据权利要求1所述的锁存器电路，其具有与数据输入端子和数据载入信号 端子相关联的第一辅助晶体管，所述第一辅助晶体管连接到第一反相器的第 二节点且连接到第二反相器的第一节点。

6.根据权利要求5所述的锁存器电路，其中所述第一辅助晶体管是NMOS晶体 管。

7.根据权利要求5所述的锁存器电路，其中用于施加重设电压的第二辅助晶体 管构件连接到第一反相器的第二节点和第二反相器的第一节点。

8.一种操作与可编程存储器装置相关联的锁存器电路的方法，其包括

以交叉耦合的方式连接具有PMOS和NMOS晶体管的第一和第二CMOS反 相器，以在高电压端子与接地端子之间形成CMOS锁存器；

向PMOS晶体管提供高电压以用于在高电压写入模式中写入；

提供比所述高电压低的电压以用于在数据载入模式中和在备用模式期间将 数据载入到所述CMOS锁存器中；以及

提供与所述CMOS反相器中的一者串联的通过栅极高电压NMOS晶体管， 以用于施加备用电压以接通所述通过栅极高电压NMOS晶体管，且进而限制 所述CMOS反相器中的所述一者中的NMOS晶体管上的电压。

9.根据权利要求8所述的方法，其包含向所述CMOS锁存器提供第一辅助晶体 管以用于建立数据载入信号。

10.根据权利要求8所述的方法，其包含向所述锁存器提供第二辅助晶体管以用 于建立重设信号。

11.根据权利要求8所述的方法，其包含提供与所述通过栅极高电压NMOS晶体 管串联的低阈值NMOS下拉晶体管，所述通过栅极晶体管限制所述低阈值 NMOS下拉晶体管上的电压。

12.根据权利要求8所述的方法，其包含将所述第二CMOS反相器的输入端子和 所述第一CMOS反相器的输出端子连接到锁存器输入节点，且将所述第一 CMOS反相器的输入端子和所述第二CMOS反相器的输出端子连接到锁存器 输出节点。