[发明专利]导电性电路形成方法无效
申请号: | 200780003590.1 | 申请日: | 2007-01-23 |
公开(公告)号: | CN101375649A | 公开(公告)日: | 2009-02-25 |
发明(设计)人: | 汤本哲男 | 申请(专利权)人: | 三共化成株式会社 |
主分类号: | H05K3/18 | 分类号: | H05K3/18;H05K3/00 |
代理公司: | 中科专利商标代理有限责任公司 | 代理人: | 李贵亮 |
地址: | 日本国*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 简单并低成本地形成掩蔽材料及基体两者均对高频信号的介质衰耗因数低,且两者的密合性优良的导电性电路。将混合有软质聚合物的环烯系树脂注射成形,形成一级基体(1),在它的表面上将具有相容性、未混合有软质聚合物的环烯系树脂注射成形,形成掩蔽层(2)。因为环烯系树脂本身具有耐蚀刻性,因此,可仅对未被掩蔽层2覆盖的一级基体(1)的表面、即应该形成导电性电路的部分(1a),使软质聚合物溶解,进行粗化并同时使之具有亲水性。因此,仅在未被掩蔽层(2)覆盖的部分(1a)上有选择地形成由非电解镀而成的导电层(4)。 | ||
搜索关键词: | 导电性 电路 形成 方法 | ||
【主权项】:
1.一种导电性电路的形成方法,其特征在于,具备:第1工序,将混有软质聚合物的环烯系树脂注射成形,形成一级基体;第2工序,使用对所述一级基体具有相容性、且未混有软质聚合物的环烯系树脂,将掩蔽层注射成形,形成二级基体,所述掩蔽层覆盖所述一级基体表面上的除应该形成由规定的电路图案所构成的导电层的部分以外的部分;第3工序,将未被所述掩蔽层覆盖的应该形成导电层的部分粗化;以及,第4工序,在所述已粗化的应该形成导电层的部分,通过非电解镀覆形成导电层;在所述第4工序中,省略了极性赋予(湿润化)工序。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三共化成株式会社,未经三共化成株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200780003590.1/,转载请声明来源钻瓜专利网。