[发明专利]一种FPGA内部延时锁相环失锁保护装置有效
| 申请号： | 200710187360.7 | 申请日： | 2007-11-20 |
| 公开（公告）号： | CN101442308A | 公开（公告）日： | 2009-05-27 |
| 发明（设计）人： | 刘延河 | 申请（专利权）人： | 中兴通讯股份有限公司 |
| 主分类号： | H03K19/177 | 分类号： | H03K19/177;H03L7/08 |
| 代理公司： | 北京安信方达知识产权代理有限公司 | 代理人： | 龙 洪;霍育栋 |
| 地址： | 518057广东省深圳市南山*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种FPGA内部延时锁相环DLL失锁保护装置，其特征在于，包括依次串接在DLL锁定指示端LOCKED和复位端RST之间的失锁检测模块(21)和用于产生脉宽大于n个系统输入时钟周期的DLL复位信号的复位控制模块，所述复位控制模块还连接接入FPGA复位信号的全局输入资源(12)，其中：n为大小由FPGA器件决定的正整数。这种保护装置能够在FPGA内部DLL失锁的情况下自动复位DLL，使其恢复正常工作并不影响其它正常工作模块。 | ||
| 搜索关键词： | 一种 fpga 内部 延时 锁相环失锁 保护装置 | ||
【主权项】：
1、一种FPGA内部延时锁相环失锁保护装置，其特征在于，包括依次串接在延时锁相环锁定指示端和复位端之间的失锁检测模块(21)和用于产生脉宽大于n个系统输入时钟周期的延时锁相环复位信号的复位控制模块，所述复位控制模块还连接接入FPGA复位信号的全局输入资源(12)，其中：n为大小由FPGA器件决定的正整数。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中兴通讯股份有限公司，未经中兴通讯股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710187360.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种可耐高温的负离子抗菌材料及制备方法
- 下一篇：一种纳米效应植物保护液膜
