[发明专利]解调信号的数据分割器电路、解调级、接收系统和方法

摘要

本发明涉及数据分割器(DS)电路，用于处理具有两个电压值(V1，V0)的电压信号(AF)输入，每个值代表分配给调制基带载波信号(S)的一个特性的值，其对应于一个二进制1或0的信息位，所述数据分割器(DS)包括用于检测电压信号(AF)的上升转换段(RE)的第一装置(RD1)，用于检测电压信号(AF)的下降转换段(FE)的第一装置(FD1)，用于提供第一串行数据信号输出(3)的装置(F1)，其中在检测到电压信号(AF)的上升转换段(RE)时该第一串行数据信号输出(3)为二进制0值或者在检测到电压信号(AF)的下降转换段(FE)时该第一串行数据信号输出(3)为二进制1值，反之亦然。

主权项

1.一种数据分割器(DS)电路，用于处理具有两个电压值(V1，V0)的电压信号(AF)输入，每个值代表分配给调制基带载波信号(S)的一个特性的值，其对应于二进制1或0的信息位，所述数据分割器(DS)电路的特征在于其包括：-用于检测电压信号(AF)的上升转换段(RE)的第一装置(RD1)，-用于检测电压信号(AF)的下降转换段(FE)的第一装置(FD1)，-用于提供第一串行数字信号输出(3)的装置(F1)，其中在检测到电压信号(AF)的上升转换段(RE)时所述第一串行数字信号输出(3)为二进制0值或者在检测到电压信号(AF)的下降转换段(FE)时所述第一串行数字信号输出(3)为二进制1值，反之亦然。