[发明专利]半导体器件及其形成方法有效

专利信息
申请号: 200710094409.4 申请日: 2007-12-07
公开(公告)号: CN101452886A 公开(公告)日: 2009-06-10
发明(设计)人: 赵猛 申请(专利权)人: 中芯国际集成电路制造(上海)有限公司
主分类号: H01L21/8238 分类号: H01L21/8238;H01L21/76;H01L27/092
代理公司: 北京集佳知识产权代理有限公司 代理人: 逯长明
地址: 201203*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种半导体器件,包括:位于半导体衬底中的隔离结构,位于有源区中的沟道导电类型为n型的MOS晶体管区域的深n型掺杂阱;形成于半导体衬底上的n型的MOS晶体管。所述深n型掺杂阱位于该区域的p型掺杂阱之下、与其两侧n型掺杂阱相电连接、且其离子掺杂浓度峰值与等深度下的n型掺杂阱的掺杂离子浓度等范围。本发明还提供了一种上述半导体器件的形成方法。本发明通过在半导体衬底中的n型MOS晶体管所在区域形成深n型掺杂阱,实现对n型MOS晶体管与半导体衬底进行纵向隔离和两侧的半导体器件进行横向隔离,减小了混合集成电路中的噪声耦合问题。
搜索关键词: 半导体器件 及其 形成 方法
【主权项】:
1. 一种半导体器件的形成方法,其特征在于,包括如下步骤:在半导体衬底中形成隔离结构,把半导体衬底分为不同有源区;在有源区的沟道为第一导电类型的MOS晶体管区域形成第二导电类型的掺杂阱;在有源区的沟道为第二导电类型的MOS晶体管区域形成第一导电类型的掺杂阱,所述第一、第二导电类型相反,分别为为n型或者p型;在有源区的沟道导电类型为n型的MOS晶体管区域内进行深离子注入形成深n型掺杂阱,所述深n型掺杂阱位于该区域的p型掺杂阱之下、与其两侧沟道导电类型为p型的MOS晶体管区域的掺杂阱相电连接、且其离子掺杂浓度峰值与等深度下的p型的MOS晶体管区域的掺杂阱的掺杂离子浓度等范围;对第一、第二导电类型掺杂阱及深n型掺杂阱进行退火;在半导体衬底上形成沟道分别为第一导电类型和第二导电类型的MOS晶体管。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200710094409.4/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top