[发明专利]一种可减小N型掺杂栅极电阻的栅极侧墙制作方法

摘要

本发明涉及一种可减小N型掺杂栅极电阻的栅极侧墙制作方法。现有的栅极侧墙制作方法在制成栅极侧墙后，多晶硅栅极和有源区顶端仍留有厚度达20埃的二氧化硅层，如此将会阻挡后续在该多晶硅栅极和有源区上进行的离子注入，而使多晶硅栅极的电阻过高。本发明的可减小N型掺杂栅极电阻的栅极侧墙制作方法首先在已生成有多晶硅栅极和有源区的晶圆上制作一绝缘介质层，然后对该绝缘介质层进行干法刻蚀来形成侧墙图形，最后对该绝缘介质层进行湿法刻蚀来形成栅极侧墙，其中，该湿法刻蚀使多晶硅栅极和有源区顶端的绝缘介质层的厚度减小到10埃以下。采用本发明的方法可明显降低N型MOS管的栅极电阻，大大提高了N沟道MOS管的性能和良品率。

主权项

1. 一种可减小N型掺杂栅极电阻的栅极侧墙制作方法，该方法首先在已生成有多晶硅栅极和有源区的晶圆上制作一绝缘介质层，然后对该绝缘介质层进行干法刻蚀来形成侧墙图形，最后再对该绝缘介质层进行湿法刻蚀来形成栅极侧墙，其特征在于，在对该绝缘介质层进行湿法刻蚀形成栅极侧墙时，该湿法刻蚀使多晶硅栅极和有源区顶端的绝缘介质层的厚度减小到10埃以下。