[发明专利]绝缘体上半导体装置的制造方法无效

专利信息
申请号: 200680016389.2 申请日: 2006-04-19
公开(公告)号: CN101180725A 公开(公告)日: 2008-05-14
发明(设计)人: M·M·佩莱拉 申请(专利权)人: 先进微装置公司
主分类号: H01L21/84 分类号: H01L21/84;H01L21/033;H01L21/329;H01L27/06;H01L27/12;H01L21/28;H01L29/861
代理公司: 北京纪凯知识产权代理有限公司 代理人: 戈泊
地址: 美国加利*** 国省代码: 美国;US
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种绝缘体上半导体(SOI)装置(20)的制造方法。于一个实施例中,本方法包括提供单晶硅衬底(24),在该衬底上覆有单晶硅层(22),并以电介质层(26)将该衬底与该单晶硅层分隔。沉积并图案化栅电极材料(39)以形成栅电极(40,42)和间隔件(44)。使用该栅电极(40,42)作为离子注入掩模而将杂质决定掺杂物离子(54,56)注入到单晶硅层(22)中,以在该单晶硅层(22)中形成间隔开的源极(56,66)和漏极(58,68)区域,以及使用该间隔件(44)作为离子注入掩模而将该杂质决定掺杂物离子注入到单晶硅衬底(24)中,以在该单晶硅衬底(24)中形成间隔开的装置区域(60,70)。然后形成电接触件(76)接触该等间隔开的装置区域(60,70)。
搜索关键词: 绝缘体 上半 导体 装置 制造 方法
【主权项】:
1.一种绝缘体上半导体装置(20)的制造方法,该绝缘体上半导体装置具有单晶硅层(22)覆于单晶硅衬底(24)上,且该单晶硅层与该单晶硅衬底之间以电介质层(26)分隔,该方法包括下列步骤:沉积栅电极材料(39)覆于该单晶硅层(22)上;图案化该栅电极材料(39)以形成栅电极(40,42)和间隔件(44);通过使用该栅电极(40,42)作为离子注入掩模而离子注入杂质决定掺杂物离子(54,64)至该单晶硅层(22)中,以于该单晶硅层中形成间隔开的源极(56,66)和漏极(58,68)区域;通过使用该间隔件(44)作为离子注入掩模而离子注入杂质决定掺杂物离子(54,56)至该单晶硅衬底(24)中,以于该单晶硅衬底(24)中形成间隔开的装置区域(60,70);以及电接触(76)该等间隔开的装置区域(60,70)。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于先进微装置公司,未经先进微装置公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200680016389.2/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top