[发明专利]一种低密度校验码LDPC并行编码的装置及方法

摘要

本发明涉及通信领域，提供了一种低密度校验码LDPC并行编码的装置及方法。采用串并相结合的分步编码的方法，给出一种具有线性复杂度，采用预编码和并行卷积编码结构相结合的级连编码方案。实现该编码方案的编码装置主要部件包括信息存储单元、预编码单元和编码单元(包括数据分配单元和卷积编码单元)，还包括ν(0)校验比特的生成单元。本发明的编码装置采用了循环移位寄存器和模2加法器，实现简单，避免了向量及矩阵的乘法运算，降低了编码装置的复杂度；本发明提供的编码装置具有很强的可扩展性，采用多个基本编码器进行并行编码，使得编码效率提高到采用单个基本编码装置的数倍，因而在硬件复杂度允许范围内，可尽可能多地采用并行结构，大大提高编码效率。

主权项

1.一种低密度校验码LDPC并行编码的装置，其特征在于，包括信息存储单元、预编码单元和编码单元，信息存储单元与预编码单元相连，预编码单元与编码单元相连，其中，信息存储单元包括一个或一个以上的循环移位寄存器，用于按照一定数量的信息位存储信息序列，确定所述循环移位寄存器抽头的数量及位置；预编码单元包括一个或一个以上的模2加法器，根据信息存储单元中循环移位寄存器抽头的数量及位置确定所述循环移位寄存器抽头输出与所述模2加法器之间的对应关系，用于根据参与校验方程的信息位及特定校验位完成校验序列的预编码；编码单元用于根据预编码单元完成的预编码进一步完成LDPC并行编码。