[发明专利]半导体器件及其制造方法

摘要

本发明提供一种半导体器件及其制造方法，在将扩散层作为布线而使用的导体器件中，防止大型化的同时降低扩散层布线的电阻值。包括：半导体衬底(101)；在上述半导体衬底(101)的上方沿第1方向配置的多个第1布线(116)；在上述半导体衬底(101)的表面沿与上述第1方向正交的第2方向延伸，并具有与上述第1布线(116)重叠的第1扩散层部分的多个扩散层；在上述半导体衬底与上述第1布线之间，被配置在沿各第1布线(116)配置的多个第1扩散层部分之中邻接的第1扩散层部分之间、并与上述第1布线(116)电连接的第1导电膜(106)；在第1导电膜(106)的侧方被配置在与上述第1导电膜(106)邻接的上述扩散层(112)之间，并沿上述扩散层(112)延伸的侧壁部；以及在上述侧壁部之间以在上述各扩散层上沿各扩散层(112)延伸的方式按规定的膜厚埋入的多个第2导电膜(114)。

主权项

1.一种半导体器件，其特征在于，包括：半导体衬底；在上述半导体衬底的上方沿第1方向配置的多个第1布线；在上述半导体衬底的表面沿与上述第1方向正交的第2方向延伸，并具有与上述第1布线重叠的第1扩散层部分的多个扩散层；在上述半导体衬底与上述第1布线之间，被配置在沿各第1布线配置的多个第1扩散层部分之中邻接的第1扩散层部分之间、并与上述第1布线电连接的第1导电膜；在第1导电膜的侧方被配置在与上述第1导电膜邻接的上述扩散层之间，并沿上述扩散层延伸的侧壁部；以及在上述侧壁部之间以在上述各扩散层上沿各扩散层延伸的方式按规定的膜厚埋入的多个第2导电膜。