[发明专利]与非型快闪存储器件的制造方法无效
| 申请号： | 200610110189.5 | 申请日： | 2006-06-30 |
| 公开（公告）号： | CN1893032A | 公开（公告）日： | 2007-01-10 |
| 发明（设计）人： | 崔殷硕;金南经 | 申请（专利权）人： | 海力士半导体有限公司 |
| 主分类号： | H01L21/8247 | 分类号： | H01L21/8247;H01L21/336;H01L21/28;H01L27/115;H01L29/788;H01L29/423 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 陶凤波 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种制造非易失性存储器件的方法包括在提供在半导体衬底上的隧道电介质层上形成一第一导电层。在该第一导电层上形成一非导电层。蚀刻该非导电层以在第一和第二沟槽之间确定一叠层结构，该叠层结构包括该第一导电层和该非导电层。在该叠层结构上和该第一和第二沟槽内形成一第二导电层。蚀刻该第二导电层的上面部分以暴露该叠层结构的非导电层。移除该叠层结构的非导电层以形成具有一开口的三维(3D)浮置栅极，该浮置栅极包括该第一和第二导电层。通过该3D浮置栅极的开口在该3D浮置栅极内形成一第三导电层以形成一控制栅极。本发明改进了器件的可靠性和操作速度。 | ||
| 搜索关键词： | 非型快 闪存 器件 制造 方法 | ||
【主权项】：
1、一种制造非易失性存储器件的方法，该方法包括：在提供在半导体衬底上的隧道电介质层上形成一第一导电层；在该第一导电层上形成一非导电层；蚀刻该非导电层以在第一和第二沟槽之间确定一叠层结构，该叠层结构包括该第一导电层和该非导电层；在该叠层结构上和该第一和第二沟槽内形成一第二导电层；蚀刻该第二导电层的上面部分以暴露该叠层结构的该非导电层；移除该叠层结构的该非导电层以形成具有一开口的三维浮置栅极，该浮置栅极包括该第一和第二导电层；以及通过该三维浮置栅极的该开口在该三维浮置栅极内提供一第三导电层以形成一控制栅极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司，未经海力士半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610110189.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
