[发明专利]MOS型半导体器件及其制造方法无效

专利信息
申请号: 200610059230.0 申请日: 2006-01-27
公开(公告)号: CN1881614A 公开(公告)日: 2006-12-20
发明(设计)人: 土明正胜 申请(专利权)人: 株式会社东芝
主分类号: H01L29/78 分类号: H01L29/78;H01L29/49;H01L21/336
代理公司: 永新专利商标代理有限公司 代理人: 王英
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种MOS型半导体器件包括:在绝缘膜上以薄壁状形成的单晶半导体层;通过栅绝缘膜形成在半导体层的两个侧壁表面中的每一个上的栅电极;形成在半导体层上以对应于栅电极的的源和漏区;在半导体层的一个侧壁表面上形成的第一金属-半导体化合物层,以与源和漏区形成肖特基结;以及具有与第一金属-半导体化合物层不同组成物、且形成在半导体层的另一侧壁表面上的第二金属-半导体化合物层,以与源和漏区形成肖特基结。
搜索关键词: mos 半导体器件 及其 制造 方法
【主权项】:
1、一种MOS型半导体器件,包括:在绝缘膜上以壁状形成的单晶半导体层;绝缘地设置在该半导体层的两个侧壁表面中的每一个上的栅电极;形成在所述半导体层上的源和漏区;形成在所述半导体层的所述侧壁表面之一上的第一金属-半导体化合物层,以在所述第一金属-半导体化合物层和所述源和漏区中的每一个之间形成肖特基结;以及具有与所述第一金属-半导体化合物层不同的组成物、且形成在所述半导体层的另一侧壁表面上的第二金属-半导体化合物层,以在所述第二金属-半导体化合物层和所述源和漏区中的每一个之间形成肖特基结。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝,未经株式会社东芝许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200610059230.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top