[发明专利]半导体器件、驱动电路以及半导体器件的制造方法无效
| 申请号： | 200610009028.7 | 申请日： | 2006-02-16 |
| 公开（公告）号： | CN1822395A | 公开（公告）日： | 2006-08-23 |
| 发明（设计）人： | 新田哲也;山下泰典;柳振一郎;山本文寿 | 申请（专利权）人： | 株式会社瑞萨科技 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L27/088;H01L21/336;H01L21/8232 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 岳耀锋 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供一种半导体器件、驱动电路以及半导体器件的制造方法，可以抑制晶体管的阈值电压的上升且提高其耐压。其中，在SOI衬底(4)中的n－型的半导体层(3)上形成p沟道型的MOS晶体管(20)的源区(5)和漏区(6)。在半导体层(3)内形成n型的杂质区(9)。杂质区(9)在源区(5)的正下方在其底部的全部区域上形成，且在源区(5)和漏区(6)之间的半导体层(3)的正下方形成。在源区(5)和漏区(6)之间的半导体层(3)的上表面的正下方，杂质区(9)中的杂质浓度的峰值的位置(9a)设定在源区(5)的最下端(5a)的下方。 | ||
| 搜索关键词： | 半导体器件 驱动 电路 以及 制造 方法 | ||
【主权项】：
1.一种半导体器件，包括：半导体衬底；在上述半导体衬底上形成的绝缘膜；在上述绝缘膜上形成的n型的半导体层；在上述半导体层上形成的p沟道型的MOS晶体管；以及在上述半导体层内形成的、杂质浓度比上述半导体层高的n型的杂质区；上述MOS晶体管具有在上述半导体层的上表面内互相分离地形成的p型的源区和漏区；上述杂质区，至少在上述源区的正下方在上述源区的底部的全部区域上形成，且在上述源区和上述漏区之间的上述半导体层的正下方形成；在上述源区和上述漏区之间的上述半导体层的上表面的正下方，上述杂质区中的杂质浓度的峰值的位置设定在上述源区的最下端的下方。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社瑞萨科技，未经株式会社瑞萨科技许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610009028.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
