[发明专利]使用间距倍增的集成电路制造方法

摘要

在单个步骤中，将集成电路(100)的阵列(102)和外围(104)中的不同尺寸的特征在衬底(110)上形成图案。特别是，在单个掩模层(160)上形成组合两个独立形成图案(177、230)的混合图案，然后将其转移到下面的衬底(110)上。通过间距倍增形成第一独立形成的图案(177)，并且通过常规光刻形成第二独立形成的图案(230)。第一独立形成的图案(177)包含在用于形成第二独立形成的图案(230)的光刻法的分辨率以下的特征(175)。通过在光致抗蚀剂上形成图案，然后在无定形碳层中刻蚀该图案制造这些线。在所述无定形碳的侧壁上形成宽度小于所述无定形碳的未刻蚀部分的宽度的侧壁隔体(175)。然后除去所述无定形碳，留下所述侧壁隔体(175)以形成所述掩模图案(177)。因此，所述隔体(175)形成特征尺寸小于用于在所述光致抗蚀剂形成所述图案的光刻法的分辨率的所述掩模(177)。将保护材料(200)沉积在所述隔体(175)周围。还使用硬质掩模(210)保护所述隔体(175)，然后在所述硬质掩模(210)上形成光致抗蚀剂(220)，并且将其形成图案。将光致抗蚀剂图案(230)通过所述硬质掩模(210)转移到所述保护材料(200)中。然后，将由所述隔体(175)和所述保护材料(200)制造出的所述图案(177)和(230)的组合转移到下面的无定形碳硬质掩模层(160)中。然后将具有不同尺寸的特征的所述组合图案转移到所述下面的衬底(110)上。

主权项

1.一种用于半导体加工的方法，所述方法包括：提供衬底，其中初级掩模层覆盖在所述衬底上面，其中临时层覆盖在所述初级掩模层上面，其中第一光致抗蚀剂层覆盖在所述临时层上面；在第一光致抗蚀剂层中形成光致抗蚀剂图案；在所述临时层中形成第一图案，其中第一图案的特征由所述光致抗蚀剂图案的特征得到；在第一图案的水平面上形成第二光致抗蚀剂层；在第二光致抗蚀剂层中形成其它光致抗蚀剂图案；将所述其它光致抗蚀剂图案和第一图案转移到所述初级掩模层中以在所述初级掩模层中形成混合图案；和通过在所述初级掩模层中的所述混合图案加工所述衬底。