[发明专利]时钟生成电路和时钟生成方法

摘要

本发明提供了一种时钟生成电路和一种时钟生成方法，其能够进行扩展频谱时钟生成以及参考时钟信号和输出时钟信号的精确相位控制。为此，输入分频器单元70将输入时钟信号CLKR的频率除以50，以输出分频后的输入时钟信号CLKS。DLL电路80进行操作以获得延迟控制信号DCS1、DCS2。调制电路40响应于延迟控制信号DCS1、DCS2和从调制控制电路50输出的调制信号MOD调制分频后的输入时钟信号CLKS，以输出调制时钟信号CLKN。相位比较器11检测调制时钟信号CLKN和分频后的内部时钟信号CLKM之间的相位差。时钟生成器单元20生成具有与来自相位比较器11的相位差信号相对应的频率的输出时钟信号CLKO。

主权项

1.一种时钟生成电路，其接收参考时钟作为输入并根据调制信号扩展输出时钟的频谱，该时钟生成电路包括：第一分频器电路或第二分频器电路中的至少一个，该第一分频器电路用于对已被输入的所述参考时钟进行分频以输出分频后的参考时钟，该第二分频器电路用于对已被输入的所述输出时钟进行分频以输出分频后的输出时钟；第一延迟电路，用于为所述分频后的参考时钟或所述分频后的输出时钟生成多个具有不同相位的延迟时钟；选择器电路，用于响应于所述调制信号，根据与所述延迟时钟相对应的所述参考时钟或输出时钟的定时，选择性地输出所述多个延迟时钟之一；以及相位比较器，用于对不与所述延迟时钟相对应的所述分频后参考时钟或分频后输出时钟的相位和所述选择器电路所选择的延迟时钟的相位进行比较，以根据比较结果输出信号。