[发明专利]低密度奇偶校验解码器及其解码方法

摘要

本发明公开了一种LDPC解码器及解码LDPC编码信号的方法。本发明提供的解决方案比其它可能的解决方案更简单、更小，复杂度更低。在解码器的前端附近使用乒乓存储结构(或虚拟双端口存储结构)结合量度发生器，可实现并行的位/校验节点处理。智能运算的桶形移位器与消息传送存储器配合，该消息传送存储器可存储更新后的与校验节点相关的边消息以及更新后的与位节点相关的边消息。使用有效的寻址方案可以允许在同一存储结构中存储两种与位节点相关的边消息：(1)对应信息位的边消息；(2)对应奇偶校验位的边消息。此外，智能设计的硬件宏块可在解码器设计内进行多次初始化，以支持更高的设计效率。

主权项

1、一种解码LDPC编码信号的解码器，所述解码器包括：一个量度发生器，用于：接收对应LDPC编码信号第一符号的第一I、Q值，并从中生成第一组多个位量度；接收对应LDPC编码信号第二符号的第二I、Q值，并从中生成第二组多个位量度；一个量度存储器，用于：存储所述第一组多个位量度和所述第二组多个位量度；支持双端口存储器管理，从而在从所述量度发生器接收所述第二组多个位量度的同时输出所述第一组多个位量度；支持双端口存储器管理，从而在从所述量度发生器接收第三组多个位量度的同时输出所述第二组多个位量度；多个位/校验处理器，用于：连续地接收所述第一组多个位量度、所述第二组多个位量度和所述第三组多个位量度；执行位节点处理，包括更新与多个位节点相关的多个边消息，和校验节点处理，包括更新与多个校验节点相关的多个边消息；一个消息传送存储器，用于：在所述多个位/校验处理器内经过位节点处理后，存储所述与多个位节点相关的多个边消息；在所述多个位/校验处理器内经过校验节点处理后，存储所述与多个校验节点相关的多个边消息；一个桶形移位器，用于：对从所述消息传送存储器中读出的所述与多个位节点相关的多个边消息进行移位；将所述移位后的与多个位节点相关的多个边消息提供给所述多个位/校验处理器进行随后的校验节点处理；对从所述消息传送存储器中读出的所述与多个校验节点相关的多个边消息进行移位；将所述移位后的与多个校验节点相关的多个边消息提供给所述多个位/校验处理器进行随后的位节点处理。