[发明专利]将应力施加到PFET和NFET晶体管沟道以改善性能的结构和方法

摘要

提供了一种半导体器件结构，它包括第一半导体器件；第二半导体器件；以及排列在第一和第二半导体器件二者上的单一应力膜。此应力膜具有重叠第一半导体器件的第一部分，此第一部分将第一幅度的压应力赋予第一半导体器件的导电沟道，此应力膜还具有重叠第二半导体器件的第二部分，此第二部分不将第一幅度的压应力赋予第二半导体器件的导电沟道，第二部分包括不存在于第一部分中的离子浓度，致使第二部分将幅度比第一幅度小得多的压应力、零应力、以及张应力之一赋予第二半导体器件的导电沟道。

主权项

1.一种半导体器件结构，它包含：第一半导体器件；第二半导体器件；设置在所述第一和第二半导体器件二者上的单一应力膜，所述应力膜具有重叠所述第一半导体器件的第一部分，所述第一部分将第一幅度的压应力赋予所述第一半导体器件的导电沟道，所述应力膜还具有重叠所述第二半导体器件的第二部分，所述第二部分不将所述第一幅度的压应力赋予所述第二半导体器件的导电沟道，所述第二部分包括不存在于所述第二部分中的离子浓度，致使所述第二部分将幅度比所述第一幅度小得多的压应力、零应力、以及张应力之一赋予所述第二半导体器件的所述导电沟道。