[发明专利]用于布图半导体器件的软件产品及方法无效
| 申请号: | 200510009426.4 | 申请日: | 2005-02-16 |
| 公开(公告)号: | CN1658382A | 公开(公告)日: | 2005-08-24 |
| 发明(设计)人: | 石塚美知 | 申请(专利权)人: | 恩益禧电子股份有限公司 |
| 主分类号: | H01L21/82 | 分类号: | H01L21/82 |
| 代理公司: | 中原信达知识产权代理有限责任公司 | 代理人: | 穆德骏;陆弋 |
| 地址: | 日本*** | 国省代码: | 日本;JP |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 一种利用计算机布图半导体器件的方法,包括如下步骤:(a)使属于第一层级的多个宏定位,该多个宏包括具有相同功能的多个第一宏;(b)布置连接在多个宏之间的互连结构;(c)从互连中分别提取与多个第一宏重叠的多个重叠部分;(d)把各重叠部分插入第一宏内;(e)通过参考第一宏的方向叠加多个重叠部分,计算与任一重叠部分关联的禁用区域;(f)在每个第一宏内布置属于低一层级的互连/元件,使得在禁用区域中没有设置互连/元件;以及(g)产生布图数据。 | ||
| 搜索关键词: | 用于 半导体器件 软件产品 方法 | ||
【主权项】:
1.一种利用计算机基于层级设计法布图半导体器件的方法,包括:(a)定位属于第一层级的多个宏,所述多个宏包括具有相同功能的多个第一宏;(b)布置连接在所述多个宏之间的连接结构;(c)从所述连接结构中分别提取与所述多个第一宏重叠的多个重叠部分;(d)把各所述多个重叠部分插入所述多个第一宏,所述多个第一宏的内部与低于所述第一层级的第二层级关联;(e)通过参考各所述多个第一宏的方向叠加所述多个重叠部分,计算与任一所述多个重叠部分关联的禁用区域;(f)在所述多个第一宏中的每一个内布置属于所述第二层级的互连和元件,使得在所述禁用区域中没有设置所述互连和所述元件;以及(g)通过汇集属于所述第一层级的所述多个宏、不与所述多个第一宏重叠的所述连接结构的非重叠部分、所述多个重叠部分和属于所述第二层级的所述互连和所述元件来产生布图数据,并在存储单元中存储所述布图数据。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于恩益禧电子股份有限公司,未经恩益禧电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200510009426.4/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





