[发明专利]半导体集成电路无效
| 申请号： | 200410063524.1 | 申请日： | 2004-07-09 |
| 公开（公告）号： | CN1578147A | 公开（公告）日： | 2005-02-09 |
| 发明（设计）人： | 田中博志;秋田庸平;本村哲朗;荒川文男;津野田贤伸 | 申请（专利权）人： | 株式会社日立制作所 |
| 主分类号： | H03K19/173 | 分类号： | H03K19/173;H03K19/177;G06F17/50 |
| 代理公司： | 永新专利商标代理有限公司 | 代理人： | 胡建新 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及半导体集成电路，提供一种基本单元，在可动态变更配置信息的LSI中，能够不依赖于配置信息而使工作频率恒定，而且能够有效利用单元内的运算器。具备：输入开关(ISW)，被连接在多个数据输入节点上；输出开关(OSW)，被连接在多个数据输出节点上；第1数据路径，在输入开关(ISW)和输出开关(OSW)之间具有运算器(ALU)及运算结果所用的触发器(CFF0)；以及第2数据路径，在输入开关和上述输出开关之间具有布线触发器；运算结果所用的触发器(CFF)保存运算器(ALU)的运算结果数据，布线触发器保持输入到上述多个数据输入节点中某一个节点的数据。 | ||
| 搜索关键词： | 半导体 集成电路 | ||
【主权项】：
1.一种半导体集成电路，其特征在于，具备：输入开关，被连接在多个数据输入节点上；输出开关，被连接在多个数据输出节点上；第1数据路径，在上述输入开关和上述输出开关之间具有运算器及第1数据保持电路；以及第2数据路径，在上述输入开关和上述输出开关之间具有第2数据保持电路；上述第1数据保持电路保存上述运算器的运算结果数据，上述第2数据保持电路保持输入到上述多个数据输入节点中某一个节点的数据。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社日立制作所，未经株式会社日立制作所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410063524.1/，转载请声明来源钻瓜专利网。
- 上一篇：用于血管成像的快速多切片黑血双重反转恢复技术
- 下一篇：塑身鞋
