[发明专利]半导体器件及其制造方法无效
| 申请号： | 03149135.9 | 申请日： | 2003-06-18 |
| 公开（公告）号： | CN1469491A | 公开（公告）日： | 2004-01-21 |
| 发明（设计）人： | 朴用稷;金志永 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/314;H01L21/285;H01L21/336;H01L21/82 |
| 代理公司： | 中原信达知识产权代理有限责任公司 | 代理人： | 谢丽娜;谷惠敏 |
| 地址： | 韩国京畿*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供了一种半导体器件及其制造方法。该器件包括隔离的绝缘膜、外延硅层、节阻挡绝缘膜、栅堆叠、以及源和漏节。隔离绝缘膜形成在半导体衬底上以便定义有源区。外延硅层形成在半导体衬底上的有源区并且被隔离绝缘膜包围或者限定。节阻挡绝缘膜形成在外延硅层中。栅堆叠形成在外延硅层之上以便节阻挡绝缘膜被放置或者埋在大约栅堆叠的中心处。源和漏节形成在靠近栅堆叠的的侧壁的位置。因此，避免了由于节的不希望的扩散而导致的在大区中的源/漏节之间的短路。 | ||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
【主权项】：
1.一种半导体器件，包括：隔离绝缘膜，形成在半导体衬底上以定义有源区；外延硅层，形成在有源区中，并且被隔离绝缘膜包围或者限定；栅堆叠，形成在外延硅层之上；节阻挡绝缘膜；在外延硅层中垂直延伸，并且放置在栅堆叠之下；以及源和漏节，靠近栅堆叠的侧壁形成。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03149135.9/，转载请声明来源钻瓜专利网。
- 上一篇：半导体器件及其制造方法
- 下一篇：薄膜晶体管及薄膜晶体管的制造方法
- 同类专利
- 专利分类
