[发明专利]内嵌单层多晶硅非易失性存储器的集成电路

摘要

本发明公开了一种内嵌单层多晶硅非易失性存储器的集成电路，其包括一核心电路与一内嵌单层多晶硅可擦除可编程只读存储器单元阵列的输出输入电路，其中，该存储器单元阵列包括一第一P沟道金属氧化物半导体晶体管串接一第二P沟道金属氧化物半导体晶体管。该第一与第二P沟道金属氧化物半导体晶体管皆设置于一P型衬底的N型掺杂阱中。该第一P沟道金属氧化物半导体晶体管包括一单层多晶硅浮置栅极、一第一P型掺杂漏极、与一第一P型掺杂源极；该第二P沟道金属氧化物半导体晶体管包括一单层多晶硅选择栅极与一第二P型掺杂源极，其中，该第一P沟道金属氧化物半导体晶体管的第一P型掺杂源极作为该第二P沟道金属氧化物半导体晶体管的漏极。

主权项

1.一种内嵌单层多晶硅非易失性存储器的集成电路，该集成电路包括：一核心电路；以及一输出输入(I/O)电路，该I/O电路内嵌一阵列的单层多晶硅非易失性存储器单元，其中，每一该单层多晶硅非易失性存储器单元设置于一半导体衬底中，该单层多晶硅非易失性存储器单元包括：一掺杂阱，设置于半导体衬底内，电连接一阱电压；一第一金属氧化物半导体(MOS)晶体管，设置于该掺杂阱内；一属于该第一金属氧化物半导体晶体管的漏极，电连接一位线电压；一第二金属氧化物半导体晶体管，设置于该掺杂阱内；一属于该第一金属氧化物半导体晶体管的源极，电连接该第二金属氧化物半导体晶体管的一漏极；以及一属于该第二金属氧化物半导体晶体管的源极，电连接一电源线电压；其中，该第一金属氧化物半导体晶体管包括一浮置栅极，其中，该浮置栅极与其他控制端电隔离，而该第二金属氧化物半导体晶体管的栅极电连接一选择栅极电压。