[发明专利]在快闪存储器元件中形成自行对准掩埋N+型式区域的方法有效
| 申请号： | 02159626.3 | 申请日： | 2002-12-25 |
| 公开（公告）号： | CN1442894A | 公开（公告）日： | 2003-09-17 |
| 发明（设计）人： | 张正佶 | 申请（专利权）人： | 联华电子股份有限公司 |
| 主分类号： | H01L21/70 | 分类号： | H01L21/70;H01L21/8247 |
| 代理公司： | 上海专利商标事务所 | 代理人： | 任永武 |
| 地址： | 台湾省新竹科 *** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明主要是提供一种在电子遂穿氧化层(ETOX)的快闪存储器元件中形成自行对准(self－aligned)扩散掩埋(buried)N+型式的方法。本方法至少提供具有垫氧化物层的底材，介电层于垫氧化物层上，与覆盖层(caplayer)于介电层上。接着，蚀刻部分覆盖层与部分介电层以终止于垫氧化物层以形成出主动区域。然后，形成间隙壁于介电层的侧壁上。接着，蚀刻部分垫氧化物层与底材以穿过掩埋N+型式区域以形成开口。最后，形成场氧化区域于底材内。 | ||
| 搜索关键词： | 闪存 元件 形成 自行 对准 掩埋 型式 区域 方法 | ||
【主权项】：
1.一种形成一自行对准掩埋N+型式区域于一底材内的方法，其特征在于，该方法包括：提供具有一垫氧化物层的一底材，一于该垫氧化物层上的介电层与一于该介电层上的覆盖层；蚀刻部分该覆盖层与部分该介电层以终止于该垫氧化物层以形成出一主动区域；形成一间隙壁于该介电层的侧壁上；蚀刻部分该垫氧化物层与该底材以穿过该掩埋N+型式区域以形成一开口；以及形成一场氧化区域于该底材内。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司，未经联华电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02159626.3/，转载请声明来源钻瓜专利网。
- 上一篇：乙烯聚合方法
- 下一篇：酸改性的阿拉伯半乳聚糖蛋白组合物
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
