[发明专利]在具有双层位线的硅绝缘体(SOI)衬底上构造的DRAM无效
| 申请号： | 01814947.2 | 申请日： | 2001-08-30 |
| 公开（公告）号： | CN1449579A | 公开（公告）日： | 2003-10-15 |
| 发明（设计）人： | 布伦特·基斯;查尔斯·H·丹尼森 | 申请（专利权）人： | 米克伦技术公司 |
| 主分类号： | H01L21/8242 | 分类号： | H01L21/8242;H01L27/108 |
| 代理公司： | 永新专利商标代理有限公司 | 代理人： | 夏青 |
| 地址： | 暂无信息 | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种具有双层位线的DRAM，被构造在硅绝缘体“SOI”衬底(12)上。更具体地说，每个互补位线对的位线位于SOI衬底的相对侧面。在一个实施例中，在存储单元电容(67，68)之间形成位线，在第二实施例中，位线形成在这些电容上。 | ||
| 搜索关键词： | 具有 双层 绝缘体 soi 衬底 构造 dram | ||
【主权项】：
1.一种动态随机存取存储器(“DRAM”)阵列，被构造在硅绝缘体(“SOI”)衬底上，包括：多个存储单元，相邻于衬底的活性硅层的第一表面排列成行和列；多个位线对，它们沿着存储单元的每一列延伸，相邻于该活性硅层的第一表面构造每对的第一位线的至少一部分，以及相邻于该活性硅层的第二表面构造每对的第二位线的至少一部分，第二表面相对于第一表面；以及多个存取晶体管，被构造在活性硅层中，每一列中的存取晶体管中的每一个连接在相应的存储单元和相应的位线对之第一和第二位线中的一个之间。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于米克伦技术公司，未经米克伦技术公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/01814947.2/，转载请声明来源钻瓜专利网。
- 上一篇：磷光体显示设备
- 下一篇：施行最后临界尺寸控制的方法及装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
