[发明专利]内金属介电层的整合制造方法无效
申请号: | 01144731.1 | 申请日: | 2001-12-24 |
公开(公告)号: | CN1428836A | 公开(公告)日: | 2003-07-09 |
发明(设计)人: | 徐震球;钟振辉;林义雄 | 申请(专利权)人: | 矽统科技股份有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L21/3105;H01L21/302;H01L21/28 |
代理公司: | 北京三友知识产权代理有限公司 | 代理人: | 刘朝华 |
地址: | 台湾省新竹*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种内金属介电层的整合制造方法,包括提供一形成有多数个导电堆迭层的基底,每一导电堆迭层是由第一金属层和具有多层结构的抗反射层所组成;使用高密度电浆沉积法,形成第一绝缘层于基底之上,第一绝缘层的厚度只需达到填满导电堆迭层间的间隙即可;形成平坦层于第一绝缘层之上,平坦层及第一绝缘层则构成一内金属介电层;形成多数个介层洞于内金属介电层及导电堆迭层之中;顺应性地形成具有一至多层结构的阻障层于导电堆迭层上以及介层洞的侧壁上;形成插栓于介层洞中;完成后续金属化制程。提供业界人士一种能够稳定运作的制造流程,以减少业界人士自行整合各个制造程序所耗费的心力及错误,具有提升整体、实质的生产效率的功效。 | ||
搜索关键词: | 金属 介电层 整合 制造 方法 | ||
【主权项】:
1、一种内金属介电层的整合制造方法,其特征是:它包括如下步骤:(1)提供一形成有多数个导电维迭层的基底,每一导电堆迭层是由第一金属层和具有多层结构的抗反射层所组成;(2)使用高密度电浆沉积法,形成第一绝缘层于该基底之上,该第一绝缘层的厚度只需达到填满该等导电堆迭层间的间隙即可;(3)形成一平坦层于该第一绝缘层之上,该平坦层及该第一绝缘层则构成一内金属介电层;(4)形成多数个介层洞于该内金属介电层及该等导电堆迭层之中;(5)顺应性地形成具有一至多层结构的阻障层于该等导电堆迭层上以及该介层洞的侧壁上;(6)形成插栓于该等介层洞中;(7)完成后续金属化制程。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于矽统科技股份有限公司,未经矽统科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/01144731.1/,转载请声明来源钻瓜专利网。
- 上一篇:一种含植物纤维石膏砌块的配制方法
- 下一篇:光开关
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造