[发明专利]氮化硅内存的制造方法有效
申请号: | 01143416.3 | 申请日: | 2001-12-26 |
公开(公告)号: | CN1428844A | 公开(公告)日: | 2003-07-09 |
发明(设计)人: | 赖俊仁;陈建维 | 申请(专利权)人: | 旺宏电子股份有限公司 |
主分类号: | H01L21/82 | 分类号: | H01L21/82;H01L21/8239 |
代理公司: | 北京集佳专利商标事务所 | 代理人: | 王学强 |
地址: | 台湾省新竹科*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种氮化硅内存的制造方法,其在已形成有一电子陷阱层的基底上依序形成一底部抗反射层以及一图案化的光阻层。接着以图案化的光阻层为罩幕进行一蚀刻制作工艺,移除底部抗反射层与电子陷阱层并使基底暴露出来,其中此蚀刻制作工艺在具有一源极电源供应器与一偏极电源供应器的一蚀刻机台中进行,且源极电源供应器与偏极电源供应器之间的一电源供应比介于1至2之间。之后,再在基底中依次形成一埋入式漏极,并在基底上形成一埋入式漏极氧化层以及数个栅极结构。 | ||
搜索关键词: | 氮化 内存 制造 方法 | ||
【主权项】:
1.一种氮化硅内存的制造方法,其特征在于:该方法至少包括下列步骤:提供一基底,其中该基底上已形成有一电子陷阱层;在该电子陷阱层上依序形成一底部抗反射层以及一图案化的光阻层;以该图案化的光阻层为罩幕进行一蚀刻制作工艺,移除该抗反射层与该电子陷阱层并使该基底暴露出来,该蚀刻制作工艺在具有一源极电源供应器与一偏极电源供应器的一蚀刻机台中进行,且该源极电源供应器与该偏极电源供应器之间的一电源供应比介于1至2之间;在暴露的该基底中形成一埋入式漏极;移除该图案化的光阻层与该底部抗反射层;在该埋入式漏极上形成一绝缘层;在该基底上形成一导电层,覆盖该电子陷阱层与该绝缘层;以垂直于该埋入式漏极的方向图案化该导电层,以形成数个栅极结构。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司,未经旺宏电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/01143416.3/,转载请声明来源钻瓜专利网。
- 上一篇:高速数据业务在服务小区变更时的传输控制方法
- 下一篇:微波炉的显示控制的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造