[发明专利]半导体集成电路和测试容易化电路的自动插入方法无效
| 申请号： | 01133928.4 | 申请日： | 2001-08-20 |
| 公开（公告）号： | CN1346090A | 公开（公告）日： | 2002-04-24 |
| 发明（设计）人： | 野津山泰幸 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | G06F11/00 | 分类号： | G06F11/00 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 杜日新 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明是将不依存于SOC的外部端子数,能够实施MUX插入方式的测试,抑制测试上所需的构成大型化,并且缩短测试时间作为课题。本发明就是通过对IP12的测试输出进行标记压缩的测试结果存储电路15,将IP12的测试结果取出SOC1的外部。 | ||
| 搜索关键词： | 半导体 集成电路 测试 容易 电路 自动 插入 方法 | ||
【主权项】：
1一种多个功能模块相互连接构筑的半导体集成电路，其特征在于具有：具备通过选择电路连接到上述另外的功能模块的输出端子或上述半导体集成电路的输入端子的输入端子、通过双向选择电路连接到上述另外的功能模块的双向端子或上述半导体集成电路的双向端子的双向端子的功能模块；以及连接上述功能模块的输出端子，从上述功能模块接收并行的多个(n)位的测试输出，对该测试输出进行标记压缩，以比上述多个(n)位要少的m(m＜n)位单位，从上述半导体集成电路的输出端子，输出标记压缩后的数据，作为测试容易化电路功能的测试结果存储电路。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/01133928.4/，转载请声明来源钻瓜专利网。
- 上一篇：双砂轮
- 下一篇：用于表面涂料的流平剂
