[发明专利]一种层间介电层平坦化的方法有效
| 申请号： | 01103003.8 | 申请日： | 2001-01-23 |
| 公开（公告）号： | CN1367531A | 公开（公告）日： | 2002-09-04 |
| 发明（设计）人： | 简山杰;吴德源;林永昌 | 申请（专利权）人： | 联华电子股份有限公司 |
| 主分类号： | H01L21/822 | 分类号： | H01L21/822;H01L21/8242;H01L21/3105 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 陶凤波 |
| 地址： | 台湾省新竹*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种改善嵌入式动态随机存取存储器(DRAM)的层间介电层平坦化的方法。其先在半导体晶片上定义一周边电路区以及一存储阵列区,再形成多个MOS晶体管及电容器,接着形成一介电层及一光阻层覆盖于该晶片上。然后利用电容器的下储存电极的布局图案当作反光罩,进行一黄光制作工艺,以去除该存储阵列区上方的光阻层,同时蚀刻该存储阵列区上方的介电层至一预定深度。最后对该介电层进行一化学机械研磨(CMP)制作工艺,平坦化该嵌入式DRAM的层间介电层。 | ||
| 搜索关键词： | 一种 层间介电层 平坦 方法 | ||
【主权项】：
1.一种层间介电层(interlayerdielectric，ILD)平坦化(planarization)的方法，该方法包含有下列步骤：提供一半导体晶片，该半导体晶片的硅基底(siliconsubstrate)表面已定义有一周边电路区(peripherycircuitsregion)以及一存储阵列区(memoryarrayarea)，且该周边电路区上设有多个金属氧化物半导体(metaloxidesemiconductor，MOS)晶体管，而该存储阵列区上设有多个MOS晶体管以及多个电容器；于该半导体晶片表面形成一介电层，并覆盖子各该MOS晶体管以及各该电容器之上；于该介电层表面形成一光阻层；进行一黄光制作工艺，以去除该存储阵列区上方部分的该光阻层；利用残余的该光阻层当作硬罩幕(hardmask)，以蚀刻该存储阵列区上方的该介电层至一预定深度；以及对该介电层进行一平坦化制作工艺(planarizationprocess)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司，未经联华电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/01103003.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
