[发明专利]一种层间介电层平坦化的方法

权利要求书

1.一种层间介电层(inter layer dielectric，ILD)平坦化(planarization)的方法，该方法包含有下列步骤：

提供一半导体晶片，该半导体晶片的硅基底(silicon substrate)表面已定义有一周边电路区(periphery circuits region)以及一存储阵列区(memory arrayarea)，且该周边电路区上设有多个金属氧化物半导体(metal oxidesemiconductor，MOS)晶体管，而该存储阵列区上设有多个MOS晶体管以及多个电容器；

于该半导体晶片表面形成一介电层，并覆盖子各该MOS晶体管以及各该电容器之上；

于该介电层表面形成一光阻层；

进行一黄光制作工艺，以去除该存储阵列区上方部分的该光阻层；

利用残余的该光阻层当作硬罩幕(hard mask)，以蚀刻该存储阵列区上方的该介电层至一预定深度；以及

对该介电层进行一平坦化制作工艺(planarization process)。

2.如权利要求1的方法，其中各该电容器均是由一上电极(topelectrode)、一电容介电层(dielectric layer)以及一下储存电极(storage node)所构成。

3.如权利要求2的方法，其中该黄光制作工艺的光罩(mask)图案是利用各该电容器的下储存电极的布局(layout)图案当作反光罩(reverse mask)所形成的。

4.如权利要求2的方法，其中该黄光制作工艺的光罩图案是利用各该电容器的上电极的布局图案当作反光罩所形成的。

5.如权利要求1的方法，其中该预定深度大于6000埃(angstrom)。

6.如权利要求1的方法，其中该平坦化(planarization)制作工艺是为一化学机械研磨(chemical-mechanical polishing，CMP)制作工艺。

7.一种改善层间介电层(ILD)平坦化的方法，该方法包含有下列步骤：

提供一半导体晶片，该半导体晶片的硅基底表面已定义有一周边电路区以及一存储阵列区，且该周边电路区上设有多个MOS晶体管，而该存储阵列区上设有多个MOS晶体管以及多个电容器；

于该半导体晶片表面形成一介电层，并覆盖于各该MOS晶体管以及各该电容器之上；

于该介电层表面形成一光阻层；

进行一黄光制作工艺，以各该电容器的布局图案当作反光罩，去除该存储阵列区上方部分的该光阻层；

利用残余的该光阻层当作硬罩幕，以蚀刻该存储阵列区上方的该介电层至一预定深度；以及

对该介电层进行一平坦化制作工艺。

8.如权利要求7的方法，其中各该电容器均是由一上电极、一电容介电层以及一下储存电极所构成。

9.如权利要求8的方法，其中该反光罩是利用各该电容器的下储存电极的布局图案所形成的。

10.如权利要求8的方法，其中该反光罩是利用各该电容器的上电极的布局图案所形成的。

11.如权利要求7的方法，其中该预定深度大于6000埃。

12.如权利要求7的方法，其中该平坦化制作工艺是为一化学机械研磨(CMP)制作工艺。