[发明专利]具有存储单元、逻辑区域和填充结构的半导体存储元件

摘要

本发明提供了随机访问的半导体存储元件,它还具有这样的结构,结构分成存储单元(1)和逻辑区域(2),并且具有下氧化层(4),安排在硅基底(3)上,和上氧化层(5),安排在下氧化层上,每个存储单元(1)在结区域包括至少一个晶体管(6),其中结区域在硅基底(3)与下氧化层(4)之间,并且在结区域包括电容器(10),其中结区域在下氧化层(4)与上氧化层(5)之间,电容器通过下氧化层(4)中的接触孔(12)连接到晶体管(6)上,接触孔(12)内填充有金属,并且每个存储单元(1)包括铁电材料(12),安排在两个电极(11、13)之间,连接到晶体管(6)上并且临近下氧化层(4)的电极(11)具有相对大的厚度,并且每个逻辑区域(2)在结区域包括至少一个晶体管(15),其中结区域在硅基底(3)与下氧化层(4)之间,晶体管通过下氧化层(4)和上氧化层(5)中的接触孔(19),连接到上氧化层(5)顶部的电极上,接触孔内填充有金属。根据本发明,在存储单元(1)的电容器(10)与逻辑区域(2)的接触孔(19)之间,存储单元(1)与逻辑区域(2)的拓扑学布局之间的水平度补偿由填充结构(22、23)建立。

主权项

1.半导体存储元件，具有存储单元、逻辑区域和随机访问的填充结构，它还具有这样的结构，该结构分成存储单元(1)和逻辑区域(2)，并且具有安排在硅基底(3)上的下氧化层(4)，和安排在下氧化层上的上氧化层(5)，每个存储单元(1)在硅基底(3)与下氧化层(4)之间的结区域包括至少一个晶体管(6)，并且在下氧化层(4)与上氧化层(5)之间的结区域至少包括电容器(10)，电容器通过下氧化层(4)中的接触孔(12)连接到晶体管(6)上，接触孔(12)内填充有导电材料，并且包括安排在两个电极(11、13)之间的铁电材料(12)，连接到晶体管(6)上并且临近下氧化层(4)的电极(11)具有相对大的厚度，并且每个逻辑区域(2)在硅基底(3)与下氧化层(4)之间的结区域包括至少一个晶体管(15)，其中晶体管通过下氧化层(4)和上氧化层(5)中的接触孔(19)，连接到上氧化层(5)顶部的电极上，接触孔(19)内填充有导电材料，其特征在于，在存储单元(1)的电容器(10)与逻辑区域(2)的接触孔(19)之间的元件中，存储单元(1)的拓扑学布局与逻辑区域(2)的拓扑学布局之间的水平度补偿由填充结构(22、23)建立。