[发明专利]薄型集成电阻和电容和电感组件及其制作方法

摘要

形成薄型电路结构,包括导电电路轨迹、集总电感和集总电阻。第一层叠结构包括导电金属箔,其上有一层可嵌入绝缘材料。第二层叠结构包括导电金属箔,其一侧有一层电阻材料,电阻材料层的厚度薄于可嵌入绝缘材料层。电阻材料层电路化形成电阻块,两个结构被叠层到一起,使电阻块嵌入绝缘材料层中。金属箔层之一被电路化,来提供电路轨迹、可选电感绕组和电容极板。嵌入绝缘叠层中的金属箔为进一步加工结构提供支持。另一金属箔然后电路化,来提供电路轨迹等。一侧的轨迹与电阻材料块连接来提供电阻。

主权项

1．一种形成包括电路轨迹、集总电阻和集总电容的电子电路的方法，该方法包括：提供第一叠层结构，该结构包括第一导电金属箔和一层被叠层其上的可嵌入的绝缘材料；提供第二叠层结构，该结构包括其一侧具有一层电阻材料的第二导电金属箔，所述电阻材料层具有比所述可嵌入绝缘材料层薄的厚度；将所述电阻材料层电路化，在第二金属箔上制造离散的电阻材料块；叠层所述第一和第二结构，使所述电阻材料块嵌入到所述可嵌入绝缘材料层中；将所述金属箔中的一个或另一个电路化，来形成电容极板、电路轨迹、可选电感绕组，和在第二金属箔的电阻连接情况下；将电路化的金属箔嵌入叠层绝缘材料中，作为下一步加工的支持结构；将所述金属箔中的另一个电路化，来形成电容极板、电路轨迹、可选电感绕组，和在第二金属箔的电阻连接情况下。