“V.H.勒”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果7个，建议您升级VIP下载更多相关专利

[发明专利]用于隧穿场效应晶体管的截止状态寄生漏电减少-CN201580080415.7有效
发明人： V.H.勒;G.德维;B.朱-龚;A.阿格拉沃尔;M.V.梅茨;W.拉克马迪;M.C.弗伦奇;J.T.卡瓦利罗斯;R.里奥斯;S.金;S.H.宋;S.K.加德纳;J.M.鲍维斯;S.R.塔夫特 -专利权人：英特尔公司
申请日： 2015-06-27 - 公布日： 2023-01-13 - 主分类号： H01L21/331 文献下载
摘要：一种方法包括在衬底上的结区之间形成器件的非平面导电沟道，衬底包括沟道下方的阻挡材料，所述阻挡材料包括用以抑制载流子泄漏的性质；以及在沟道上形成栅极堆叠，所述栅极堆叠包括电介质材料和栅极电极。一种方法包括在半导体衬底上形成缓冲材料，缓冲材料包括包含与衬底不同的晶格结构的半导体材料；在缓冲材料上形成阻挡材料，所述阻挡材料包括用以抑制载流子泄漏的性质；以及在衬底上形成晶体管器件。一种装置包括衬底上的非平面多栅极器件，其包括晶体管器件，所述晶体管器件包括设置在衬底上的沟道，所述衬底包括沟道下方的阻挡材料，所述阻挡材料包括用以抑制载流子泄漏的性质。
用于场效应晶体管截止状态寄生漏电减少

[发明专利]用以使用量化金属形成与半导体的欧姆接触的方法-CN201580080401.5有效
发明人： B.朱-龚;V.H.勒;R.里奥斯;G.德维;S.B.克伦登宁;J.T.卡瓦利罗斯 -专利权人：英特尔公司
申请日： 2015-06-27 - 公布日： 2022-06-07 - 主分类号： H01L21/285 文献下载
摘要：一种装置包括包含至少一个低能态密度金属/半导体材料界面的集成电路器件，其中所述至少一个低能态密度金属被量化。一种装置包括包含低能态密度金属和半导体材料的至少一个界面的集成电路器件，其中界面处的金属的接触区域是缓变的。一种方法包括限制半导体材料的接触区域；以及在接触区域中形成金属接触。
用以使用量化金属形成半导体欧姆接触方法

[发明专利]具有后道晶体管的集成电路管芯-CN201680086356.9有效
发明人： V.H.勒;G.W.德韦;M.拉多萨夫杰维奇;R.里奥斯;J.T.卡瓦利罗斯 -专利权人：英特尔公司
申请日： 2016-06-30 - 公布日： 2022-04-29 - 主分类号： H01L29/66 文献下载
摘要：描述了具有建造到管芯的后道部分中的多栅极非平面晶体管的集成电路管芯。在示例中，非平面晶体管包括在源极模块与漏极模块之间延伸的非晶态氧化物半导体（AOS）沟道。栅极模块可在AOS沟道周围延伸以控制在源极模块与漏极模块之间的电流流动。AOS沟道可包括具有铟镓锌氧化物的AOS层。
具有晶体管集成电路管芯

[发明专利]基于垂直薄膜晶体管的存储器单元-CN201911118177.0在审
发明人： J.G.阿尔扎特维纳斯科;A.A.沙尔马;F.哈姆扎奥卢;B.塞尔;王珮华;V.H.勒;J.T.卡瓦列罗斯;T.加尼;古杰仁;T.W.拉茹瓦;U.阿尔斯兰 -专利权人：英特尔公司
申请日： 2019-11-15 - 公布日： 2020-06-23 - 主分类号： H01L27/108 文献下载
摘要：本文的实施例描述了一种用于半导体装置的技术，所述半导体装置包括沿水平方向定向的衬底，以及在衬底上方包括晶体管和电容器的存储器单元。所述晶体管包括沿大体上正交于所述水平方向的垂直方向定向的栅极电极，以及沿所述垂直方向定向的、围绕所述栅极电极并通过栅极电介质层而与所述栅极电极分离的沟道层。所述电容器在所述衬底上方的层间电介质层内。所述电容器包括与所述晶体管的所述沟道层的第二部分耦合的第一极板，以及通过电容器电介质层而与所述第一极板分离的第二极板。电容器的第一极板也是所述晶体管的源极电极。可以描述和/或要求保护其它实施例。
基于垂直薄膜晶体管存储器单元

[发明专利]用于薄膜晶体管的气隙-CN201780095290.4在审
发明人： A.A.沙尔马;V.H.勒;陈立慧;T.特罗尼克;B.朱-龚 -专利权人：英特尔公司
申请日： 2017-12-27 - 公布日： 2020-05-26 - 主分类号： H01L29/786 文献下载
摘要：本文中的实施例描述了用于薄膜晶体管（TFT）的技术，该薄膜晶体管可以包括在衬底上方的栅极电极和在栅极电极上方的沟道层。源极电极可以在沟道层上方并且与沟道层的源极区域相邻，并且漏极电极可以在沟道层上方并且与沟道层的漏极区域相邻。钝化层可以在沟道层上方并且在源极电极与漏极电极之间，并且顶部介电层可以在栅极电极、沟道层、源极电极、漏极电极和钝化层上方。此外，气隙可以在钝化层上方并在顶部介电层下方，并且在源极电极与漏极电极之间。可以描述和/或要求保护其他实施例。
用于薄膜晶体管

[发明专利]晶体管布置中的金属密封剂-CN201910126197.6在审
发明人： A.A.沙尔马;T.加尼;J.T.卡瓦列罗斯;G.德维;V.H.勒;L.D.黄;C.J.耶泽夫斯基 -专利权人：英特尔公司
申请日： 2019-02-20 - 公布日： 2019-08-27 - 主分类号： H01L29/41 文献下载
摘要：晶体管布置中的金属密封剂。本文中公开了晶体管电极‑沟道布置，以及相关的方法和器件。例如，在一些实施例中，晶体管电极‑沟道布置可以包括沟道材料、在沟道材料之上提供的源极/漏极电极、以及至少部分地包围源极/漏极电极中的一个或多个的密封剂，其中密封剂包括一种或多种金属导电材料。
源极/漏极电极晶体管电极沟道材料金属密封密封剂晶体管沟道金属导电材料包围

[发明专利]用于改进的静电学的非平面IGZO器件的制造-CN201580085507.4在审
发明人： V.H.勒;G.德韦伊;R.里奥斯;J.T.卡瓦利罗斯;M.拉多萨夫耶维奇;K.E.米拉尔德;M.C.弗兰奇;A.阿格拉瓦尔;B.朱-龚;R.E.阿克 -专利权人：英特尔公司
申请日： 2015-12-23 - 公布日： 2018-08-03 - 主分类号： H01L27/12 文献下载
摘要：本发明的实施例包括非平面InGaZnO（IGZO）晶体管和形成此类器件的方法。在实施例中，IGZO晶体管可以包括衬底以及形成在衬底之上的源极和漏极区。根据实施例，IGZO层可以形成在衬底以上并且可以电耦合到源极区和漏极区。另外的实施例包括通过栅极电介质而与IGZO层分离的栅极电极。在实施例中，栅极电介质接触IGZO层的多于一个表面。在一个实施例中，IGZO晶体管是finfet晶体管。在另一个实施例中，IGZO晶体管是纳米线或纳米带晶体管。本发明的实施例也可以包括在集成电路芯片的后道工艺堆叠（BEOL）中形成的非平面IGZO晶体管。
晶体管非平面衬底栅极电介质漏极区集成电路芯片栅极电极电耦合纳米带纳米线源极区堆叠源极制造改进