“R·比拉达”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果4个，建议您升级VIP下载更多相关专利

[发明专利]经由虚拟私有网络传达的重复分组的高效加密和解密-CN202110389921.1有效
发明人： G·孔达帕武鲁鲁;S·K·巴塔;V·S·R·帕鲁楚里;R·比拉达;S·B·德瓦拉迪 -专利权人：瞻博网络公司
申请日： 2021-04-12 - 公布日： 2023-10-27 - 主分类号： H04L9/40 文献下载
摘要：本公开的实施例涉及经由虚拟私有网络传达的重复分组的高效加密和解密。一种网络设备可以创建经加密的分组，并且可以复制经加密的分组以创建多个经加密的分组，该多个经加密的分组包括与第一接收网络设备相关联的经加密的分组的第一集合和将与第二接收网络设备相关联的经加密的分组的第二集合。网络设备可以通过将多个经加密的分组的第二集合中的第一虚拟目的地地址替换为第二虚拟目的地地址来修改经加密的分组的第二集合，该第二虚拟目的地地址标识第二接收网络设备的虚拟隧道端点。网络设备可以封装、并且基于第一虚拟目的地地址和第二虚拟目的地地址来向第一接收网络设备或者第二接收网络设备发送个体经封装经加密的分组。
经由虚拟私有网络传达重复分组高效加密解密

[发明专利]存储器电路架构-CN202180079495.X在审
发明人： D·李;R·比拉达;B·马纳卡姆·维蒂尔;陈薄弘;A·保罗;S·松;S·库什瓦哈;R·R·彻科拉;D·扬 -专利权人：高通股份有限公司
申请日： 2021-12-08 - 公布日： 2023-07-25 - 主分类号： G11C5/06 文献下载
摘要：一种半导体器件包括：具有多个象限的存储器电路，该多个象限被布置在存储器电路的拐角处并且围绕存储体控制组件；其中多个象限中的第一象限包括第一位单元核和输入输出电路的第一集合，输入输出电路的第一集合被配置为访问第一位单元核，第一象限由包围存储器电路的两个垂直的边缘的部分的矩形边界限定；其中多个象限中的第二象限包括第二位单元核和输入输出电路的第二集合，输入输出电路的第二集合被配置为访问第二位单元核，第二象限与第一象限相邻，其中第一象限与第二象限之间的界线限定第一轴线，第一象限和第二象限关于该第一轴线对称。
存储器电路架构

[发明专利]存储电路有源区与读取端口电路有源区之间具有最小距离以减小面积的静态随机存取存储器（SRAM）位单元电路和SRAM位单元阵列电路-CN202180063394.3在审
发明人： R·比拉达;S·沙玛;C·德塞;S·戈什 -专利权人：高通股份有限公司
申请日： 2021-08-09 - 公布日： 2023-06-23 - 主分类号： H01L27/02 文献下载
摘要：SRAM单元电路在存储电路有源区与读取端口电路有源区之间具有最小距离以减小面积。SRAM单元电路形成在存储电路有源区和读取端口有源区中的FinFET中，存储电路有源区和读取端口有源区各自包括衬底的一个或多个扩散区。设计规则约束限制相邻平行鳍部之间的最小中心到中心距离。SRAM位单元具有减小的总面积，这是因为，存储电路有源区与读取端口有源区之间的距离减小到最小间隔距离，该最小间隔距离在相邻鳍部之间的最小中心到中心距离的1.0倍到2.15倍之间。使间隔距离最小化可以包括将写入存取晶体管的栅极接触部从存储电路有源区与读取端口有源区之间的位置重新定位到与存储电路有源区交叠的位置。
存储电路有源读取端口之间具有最小距离减小面积静态随机存取存储器 sram

[发明专利]采用非对称宽度读取字线和写入字线的静态随机存取存储器(SRAM)位单元及相关方法-CN202180056712.3在审
发明人： S·沙玛;R·比拉达;S·戈什 -专利权人：高通股份有限公司
申请日： 2021-07-01 - 公布日： 2023-05-16 - 主分类号： H10B10/00 文献下载
摘要：公开了采用非对称宽度读取字线和写入字线(WWL)以减少存储器写入延时和改进存储器写入访问性能的静态随机存取存储器(SRAM)位单元，以及相关的制造方法。在示例性方面，SRAM位单元基于通过采用减少宽度的读取字线实现的电路单元布局面积节省，而采用增加宽度的写入字线。增加写入字线的宽度可以减少写入字线的电阻，并且从而减小针对SRAM位单元的存储器写入延时。在某些示例性方面，SRAM位单元的金属线节距和金属线之间的最小距离可以被维持，以在减小SRAM位单元的写入字线的电阻的情况下，维持与现有制造过程的制造兼容性。
采用对称宽度读取写入静态随机存取存储器 sram 单元相关方法