“M·卢彭”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果6个，建议您升级VIP下载更多相关专利

[发明专利]用于控制MXCSR的方法及装置-CN201710265267.7有效
发明人： G·玛格里斯;J·M·康迪那;C·B·兹尔斯;M·奈利;S·萨姆德若拉;A·马丁内斯文森特;P·谢卡拉科斯;F·J·桑切斯;M·卢彭;G·突纳韦迪斯;E·吉博特康迪那;C·戈梅兹瑞克纳;A·冈萨雷斯;M·休塞诺瓦;C·E·科特赛立迪斯;F·拉托瑞;P·洛佩茨;C·玛德瑞尔斯吉梅诺;P·马库罗;R·马丁内斯;D·奥特加;D·帕弗洛;K·A·斯塔弗洛 -专利权人：英特尔公司
申请日： 2011-12-29 - 公布日： 2020-12-08 - 主分类号： G06F9/30 文献下载
摘要：公开了一种通常涉及控制多媒体扩展控制及状态寄存器(MXCSR)的装置及方法。处理器核可以包括执行运算功能的浮点单元(FPU)；以及向所述FPU提供控制位的多媒体扩展控制寄存器(MXCR)。进一步地，优化器可以用来基于指令从多个推测性多媒体扩展状态寄存器(SPEC_MXSR)中选择推测性多媒体扩展状态寄存器SPEC_MXSR，以更新多媒体扩展状态寄存器(MXSR)。
用于控制 mxcsr 方法装置

[发明专利]双舍入组合浮点乘法和加法-CN201380028676.5有效
发明人： S·萨姆德若拉;G·玛格里斯;M·卢彭;D·R·迪泽尔 -专利权人：英特尔公司
申请日： 2013-06-19 - 公布日： 2018-03-30 - 主分类号： G06F9/06 文献下载
摘要：公开了将双舍入组合浮点乘法和加法功能作为标量或向量SIMD指令或融合的微操作来提供的方法、装置、指令和逻辑。实施例包括检测浮点(FP)乘法操作和将FP乘法的结果指定为源操作数的后续的FP操作。FP乘法和后续的FP操作被编码为组合FP操作，包括对FP乘法的结果的舍入和随后的后续的FP操作。所述组合的FP操作的编码可被存储并利用融合的乘法－加法硬件来执行以作为可执行线程部分的一部分，该融合的乘法－加法硬件包括对FP乘法器的乘积的溢出检测、用于基于FP乘法器的乘积中存在溢出或无溢出而利用不同的舍入输入将第三操作数加数尾数与FP乘法器的乘积相加的第一和第二FP加法器。分别利用溢出检测来选择最终结果。
双舍入组合浮点乘法加法

[发明专利]经管理的指令缓存预取-CN201180076122.3有效
发明人： K·A·斯塔弗洛;E·吉博特康迪那;J·M·康迪那;C·戈梅兹瑞克纳;A·冈萨雷斯;M·休塞诺瓦;C·E·科特赛立迪斯;F·拉托瑞;P·洛佩茨;M·卢彭;C·玛德里斯;G·玛格里斯;P·马库罗;A·马丁内斯文森特;R·马丁内斯;D·奥特加;D·帕弗洛;G·突纳韦迪斯;P·谢卡拉科斯 -专利权人：英特尔公司
申请日： 2011-12-29 - 公布日： 2018-01-19 - 主分类号： G06F9/06 文献下载
摘要：公开了一种用于管理从指令缓存中指令缓存预取的设备和方法。处理器可以包括预取引擎；分支预测引擎，用于预测分支的结果；以及动态优化器。动态优化器可以用于控制识别常见指令缓存未命中；以及将预取指令从预取引擎插入到指令缓存。
经管指令缓存

[发明专利]用于提交指令的选择性执行的方法、设备和系统-CN201180075833.9有效
发明人： E·G·康迪那;J·M·康迪那;F·拉托瑞;P·马库罗;P·洛佩茨;C·戈梅兹瑞克纳;A·冈萨雷斯;M·休塞诺瓦;C·E·科特赛立迪斯;M·卢彭;C·M·吉梅诺;G·玛格里斯;A·M·文森特;R·马丁内斯;D·奥特加;D·帕弗洛;K·A·斯塔弗洛;G·突纳韦迪斯;P·谢卡拉科斯 -专利权人：英特尔公司
申请日： 2011-12-22 - 公布日： 2017-12-12 - 主分类号： G06F9/30 文献下载
摘要：用于确定是否要执行提交动作的处理器的技术和机制。在实施例中，处理器执行多项操作以确定提交指令是否用于提交动作的有条件执行。在另一个实施例中，响应于确定该提交指令用于该提交动作的有条件执行，对处理器状态的一个或多个条件进行评价，其中执行该评价以确定是否要执行该提交指令所指示的提交动作。
用于提交指令选择性执行方法设备系统

[发明专利]用于卷积神经网络的权重移位机制-CN201510346835.7在审
发明人： A·J·法尔康;M·卢彭;E·埃雷罗阿贝兰纳斯;F·拉托瑞;P·洛佩茨;F·C·普拉塔斯;G·突纳韦迪斯 -专利权人：英特尔公司
申请日： 2015-06-19 - 公布日： 2016-02-10 - 主分类号： G06F9/30 文献下载
摘要：处理器包括处理器核和计算电路。处理器核包括确定一组用于卷积神经网络(CNN)计算中的权重并使用标度值来按比例扩大权重的逻辑。计算电路包括接收标度值、该组权重，以及一组输入值的逻辑，其中，每一输入值都具有相同固定大小的相关联的权重。计算电路还包括基于施加于该组输入值的该组权重来确定来自卷积神经网络(CNN)计算的结果，使用标度值，按比例缩小结果，将按比例缩小的结果截断到固定大小，以及将被截断的结果通信地耦合到一层CNN的输出的逻辑。
用于卷积神经网络权重移位机制

[发明专利]用于控制MXCSR的方法及装置-CN201180076121.9有效
发明人： G·玛格里斯;J·M·康迪那;C·B·兹尔斯;M·奈利;S·萨姆德若拉;A·马丁内斯文森特;P·谢卡拉科斯;F·J·桑切斯;M·卢彭;G·突纳韦迪斯;E·吉博特康迪那;C·戈梅兹瑞克纳;A·冈萨雷斯;M·休塞诺瓦;C·E·科特赛立迪斯;F·拉托瑞;P·洛佩茨;C·玛德瑞尔斯吉梅诺;P·马库罗;R·马丁内斯;D·奥特加;D·帕弗洛;K·A·斯塔弗洛 -专利权人：英特尔公司
申请日： 2011-12-29 - 公布日： 2014-12-24 - 主分类号： G06F15/76 文献下载
摘要：公开了一种通常涉及控制多媒体扩展控制及状态寄存器(MXCSR)的装置及方法。处理器核可以包括执行运算功能的浮点单元(FPU)；以及向所述FPU提供控制位的多媒体扩展控制寄存器(MXCR)。进一步地，优化器可以用来基于指令从多个推测性多媒体扩展状态寄存器(SPEC_MXSR)中选择推测性多媒体扩展状态寄存器SPEC_MXSR，以更新多媒体扩展状态寄存器(MXSR)。
用于控制 mxcsr 方法装置