“M·森蒂尔威兰”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果6个，建议您升级VIP下载更多相关专利

[发明专利]具有高级操作系统支持的处理器-CN201680030751.5有效
发明人： G·纳赛尔;C·J·格罗斯尼尔;A·J·赫内;P·赫特利;M·森蒂尔威兰;其他发明人请求不公开姓名 -专利权人：优创半导体科技有限公司
申请日： 2016-05-17 - 公布日： 2021-11-30 - 主分类号： G06F9/46 文献下载
摘要：计算机处理器可包括多个硬件线程。计算机处理器还可包括用于硬件线程的状态的状态处理器逻辑。状态处理器逻辑可包括每线程逻辑和公共逻辑，每线程逻辑可包含在多个硬件线程中的每个硬件线程中复制的状态，公共逻辑独立于多个硬件线程中的每个硬件线程。计算机处理器还可包括单线程模式逻辑以在单线程模式中执行来自所述多个硬件线程中的仅一个硬件线程的指令。计算机处理器还可包括第二模式逻辑以在第二模式中同时执行来自所述多个硬件线程中的多于一个硬件线程的指令。计算机处理器还可包括切换模式逻辑以在第一模式和第二模式之间切换。
具有高级操作系统支持处理器

[发明专利]配置成使用数字信号处理指令对可变长度向量进行操作的向量处理器-CN201680013784.9有效
发明人： M·慕德吉尔;G·J·纳赛尔;C·J·格洛斯内尔;A·J·赫内;P·赫特利;M·森蒂尔威兰;P·鲍拉佐拉;V·卡拉什尼科夫;S·阿格拉沃尔 -专利权人：优创半导体科技有限公司
申请日： 2016-01-28 - 公布日： 2021-10-08 - 主分类号： G06F15/76 文献下载
摘要：公开了计算机处理器。计算机处理器包括向量单元，向量单元包括向量寄存器文件，其包括一个或多个寄存器以保存变化数量的元素。该计算机处理器还包括处理逻辑，其配置成使用一个或多个数字信号处理指令来对向量寄存器文件中的变化数量的元素进行操作。该计算机处理器可被实现为单片集成电路。
配置使用数字信号处理指令可变长度向量进行操作处理器

[发明专利]配置成利用无序执行对可变长度向量进行操作的向量处理器-CN201680013718.1有效
发明人： M·慕德吉尔;G·J·纳赛尔;C·J·格洛斯内尔;A·J·赫内;M·森蒂尔威兰;P·鲍拉佐拉 -专利权人：优创半导体科技有限公司
申请日： 2016-01-28 - 公布日： 2021-09-28 - 主分类号： G06F9/38 文献下载
摘要：公开了计算机处理器。计算机处理器包括向量单元，向量单元包括向量寄存器文件，其包括保存变化数量的元素的至少一个向量寄存器。计算机处理器还包括无序发出逻辑，其保存向量指令池，从池中选择向量指令，并发送向量指令用于执行。向量指令对至少一个向量寄存器的变化数量的元素进行操作。
配置利用无序执行可变长度向量进行操作处理器

[发明专利]实现掩蔽向量指令的系统和方法-CN201980075025.9在审
发明人：玛雅·穆吉尔;M·森蒂尔威兰 -专利权人：优创半导体科技有限公司
申请日： 2019-09-18 - 公布日： 2021-06-22 - 主分类号： G06F9/30 文献下载
摘要：一种处理器包括：包括长度寄存器的寄存器文件、包括多个向量寄存器的向量寄存器文件、包括多个掩码寄存器的掩码寄存器文件、以及向量指令执行电路以执行掩蔽向量指令，所述掩蔽向量指令包括表示长度寄存器的第一长度寄存器标识符、表示向量寄存器文件的第一向量寄存器的第一向量寄存器标识符、以及表示掩码寄存器文件的第一掩码寄存器的第一掩码寄存器标识符，其中长度寄存器用于存储表示要应用于在第一向量寄存器中存储的数据元素的操作的数量的长度值，第一掩码寄存器存储多个掩码位，并且多个掩码位中的第一掩码位确定所述操作中相应的第一个是否产生效果。
实现掩蔽向量指令系统方法

[发明专利]寄存器重命名、调用返回预测和预取的实现-CN201880006336.5在审
发明人：玛雅·穆吉尔;G·纳赛尔;A·约瑟夫·赫内;P·赫特利;M·森蒂尔威兰 -专利权人：优创半导体科技有限公司
申请日： 2018-01-12 - 公布日： 2019-09-20 - 主分类号： G06F9/30 文献下载
摘要：处理器包括多个物理寄存器和通信地耦合到多个物理寄存器的处理器核心，处理器核心执行包括多个指令的进程，以：响应于用于无序执行的调用指令的发出，基于多个物理寄存器的头指针来识别多个物理寄存器中的第一物理寄存器；将返回地址存储在第一物理寄存器中，其中第一物理寄存器与第一标识符相关联；基于与进程相关联的调用堆栈的无序指针来将第一标识符存储在调用堆栈的第一条目中；以及使调用堆栈的无序指针递增并由调用堆栈的长度调节，以指向调用堆栈的第二条目。
物理寄存器调用堆栈处理器核心条目标识符关联指针标识符存储长度调节调用指令返回地址无序执行头指针耦合到寄存处理器预取调用指向存储进程指令递增返回响应预测通信

[发明专利]具有嵌入式取整规则的浮点指令格式-CN201780071430.4在审
发明人：玛雅·穆吉尔;P·赫特利;M·森蒂尔威兰;P·鲍拉佐拉;V·T·拉马杜拉伊 -专利权人：优创半导体科技有限公司
申请日： 2017-12-15 - 公布日： 2019-08-16 - 主分类号： G06F9/30 文献下载
摘要：处理器包括：第一存储装置，其存储第一数据项；第二存储装置；以及执行单元，其包括对指令编码的逻辑电路，指令包括：第一字段，其存储第一存储装置的标识符；第二字段，其存储第二存储装置的标识符；以及第三字段，其存储表示取整规则的标识符，其中执行单元执行指令以基于第一数据项来产生第二数据项；根据由指令规定的取整规则来将第二数据项取整；以及将取整后的第二数据项存储在第二存储装置中。
存储装置取整数据项标识符存储字段指令格式处理器数据项存储浮点指令指令编码嵌入式