“K·J·多里”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果14个，建议您升级VIP下载更多相关专利

[发明专利]包括复制晶体管的SRAM读复用器-CN201810759063.3有效
发明人： K·J·多里;A·帕沙克;S·库马尔 -专利权人：意法半导体国际有限公司
申请日： 2018-07-11 - 公布日： 2023-05-09 - 主分类号： G11C11/419 文献下载
摘要：本公开涉及包括复制晶体管的SRAM读复用器。第一晶体管具有耦合至第二位线的第一导电端子、耦合至位线节点的第二导电端子以及通过第二控制信号偏置的控制端子。第二晶体管具有耦合至第二互补位线的第一导电端子、耦合至互补位线节点的第二导电端子和通过第二控制信号偏置的控制端子。第一复制晶体管具有耦合至第二位线的第一导电端子、耦合至互补位线节点的第二导电端子和偏置的控制端子，使得第一复制晶体管截止。第二复制晶体管具有耦合至第二互补位线的第一导电端子、耦合至位线节点的第二导电端子和被偏置的控制端子，使得第二复制晶体管截止。
包括复制晶体管 sram 读复用器

[发明专利]对静态随机存取存储器的多个行进行同时访问的存内计算操作的自适应位线过驱动控制-CN202210806776.7在审
发明人： H·拉瓦特;K·J·多里;P·库玛;N·乔拉;M·阿尤蒂亚瓦斯 -专利权人：意法半导体国际有限公司
申请日： 2022-07-08 - 公布日： 2023-01-13 - 主分类号： G11C11/418 文献下载
摘要：本公开涉及对静态随机存取存储器(SRAM)的多个行进行同时访问的存内计算操作的自适应位线过驱动控制。一种电路包括具有SRAM单元的存储器阵列，该SRAM单元通过字线以行连接并且通过位线以列连接。行控制器电路通过用于每个行的字线驱动器电路并行地同时致动字线，以用于存内计算操作。列处理电路响应于同时致动来处理位线上产生的模拟电压，以生成用于存内计算操作的判决输出。位线预充电电路生成用于施加到每对位线的预充电电压。当存储器阵列操作在数据读取/写入模式中时，预充电电压具有第一电压电平(不大于SRAM单元的正电源电压)。在用于存内计算操作的字线的同时致动之前，预充电电压具有第二电压电平(大于第一电压电平)。
静态随机存取存储器行进同时访问计算操作自适应驱动控制

[发明专利]存储器内计算操作的自适应字线欠驱动控制-CN202210807473.7在审
发明人： K·J·多里;N·乔拉;P·库玛;M·阿尤蒂亚瓦斯;H·拉瓦特 -专利权人：意法半导体国际有限公司
申请日： 2022-07-08 - 公布日： 2023-01-13 - 主分类号： G11C11/418 文献下载
摘要：本公开的实施例涉及存储器内计算操作的自适应字线欠驱动控制。存储器内计算电路包括具有SRAM单元的存储器阵列，SRAM单元通过字线以行连接并且通过位线以列连接。每个行包括由自适应电源电压供电的字线驱动电路。行控制器电路同时致动并行字线以用于存储器内计算操作。列处理电路响应于同时致动来处理位线上产生的模拟电压，以生成用于存储器内计算操作的决策输出。电压生成器电路生成自适应电源电压，以用于在同时致动期间为字线驱动电路供电。自适应电源电压的电平取决于集成电路工艺和/或温度条件来进行调制，以便优化字线欠驱动性能，并且抑制不希望的存储器单元数据翻转。
存储器计算操作自适应字线欠驱动控制

[发明专利]存储器内计算操作的选择性位线钳位控制-CN202210805151.9在审
发明人： K·J·多里;H·拉瓦特;P·库玛;N·乔拉;M·阿尤蒂亚瓦斯 -专利权人：意法半导体国际有限公司
申请日： 2022-07-08 - 公布日： 2023-01-13 - 主分类号： G11C11/418 文献下载
摘要：本公开的实施例涉及存储器内计算操作的选择性位线钳位控制。一种电路包括具有SRAM单元的存储器阵列，SRAM单元通过字线以行连接并且通过位线以列连接。行控制器电路通过用于每个行的字线驱动器电路同时致动并行字线，以用于存储器内计算操作。列处理电路响应于同时致动来处理位线上产生的模拟电压，以生成用于存储器内计算操作的决策输出。位线钳位电路包括将给定位线对上的模拟电压与阈值电压进行比较的感测电路。电压钳位电路响应于该比较而被致动，以阻止给定位线对上的模拟电压降低到钳位电压电平以下。
存储器计算操作选择性位线钳位控制

[发明专利]用于调节静态随机存取存储器的保持电压的电路装置-CN202111228805.8在审
发明人： K·J·多里 -专利权人：意法半导体国际有限公司
申请日： 2021-10-21 - 公布日： 2022-04-22 - 主分类号： G11C11/413 文献下载
摘要：本公开的实施例涉及用于调节静态随机存取存储器的保持电压的电路装置。本文中公开的一种静态随机存取存储器(SRAM)设备包括在第一电压与第二电压之间被供电的SRAM单元的阵列。参考电压生成器生成与绝对温度成比例的参考电压，所述参考电压的幅度曲线是基于控制字。低压降放大器将所述第二电压设置并维持为等于所述参考电压。控制电路装置基于关于所述SRAM设备的工艺变化信息来生成所述控制字。在一个实例中，所述控制电路装置监测报警位单元且增量所述控制字，从而增大所述参考电压的所述幅度曲线，直到所述报警位单元故障。在另一实例中，所述控制电路装置测量环形振荡器的振荡频率，并且基于所测量振荡频率来选择所述控制字。
用于调节静态随机存取存储器保持电压电路装置

[发明专利]从存储器单元读取数据的设备和方法-CN202111196858.6在审
发明人： K·J·多里 -专利权人：意法半导体国际有限公司
申请日： 2021-10-14 - 公布日： 2022-04-19 - 主分类号： G11C11/412 文献下载
摘要：本公开的各实施例涉及从存储器单元读取数据的设备和方法。集成电路包括存储器阵列。存储器阵列包括多个位线。位线各自被耦合到相应的本地I/O电路。所有本地I/O电路均被耦合到全局I/O电路。每个本地I/O电路包括用于从存储器单元读取数据的第一感测级。全局I/O电路包括用于从存储器单元读取数据的第二感测级。
存储器单元读取数据设备方法

[发明专利]用于利用可变定时生成感测放大器使能信号的电路-CN201710254245.0有效
发明人： K·J·多里;V·库玛;A·库玛 -专利权人：意法半导体国际有限公司
申请日： 2017-04-18 - 公布日： 2022-01-28 - 主分类号： G11C7/08 文献下载
摘要：本公开涉及用于利用可变定时生成感测放大器使能信号的电路。例如，一种感测放大器使能信号生成电路，包括耦合至存储器的虚拟位线的输入端。电压比较器电路将该虚拟位线上的电压与阈值电压进行比较并在该电压下降低于这个阈值电压时生成输出信号。多位计数器电路响应于该输出信号计数一个计数值。上拉电路响应于该输出信号对该虚拟位线上的该电压进行上拉。计数比较器电路将该计数值与计数阈值进行比较并在该计数值等于该计数阈值时生成感测放大器使能信号。
用于利用可变定时生成放大器信号电路

[实用新型]存储器单元和存储器单元阵列-CN202023063519.4有效
发明人： S·J·阿梅德;K·J·多里 -专利权人：意法半导体国际有限公司
申请日： 2020-12-18 - 公布日： 2021-12-31 - 主分类号： G11C11/412 文献下载
摘要：本公开涉及存储器单元和存储器单元阵列。实施例公开了具有小面积和高效纵横比的SRAM布局。一种存储器单元，包括一组有源区，该有源区与一组栅极区交叠以形成成对的交叉耦合反相器。第一有源区沿第一轴线延伸。第一栅极区横向于第一有源区延伸并与第一有源区交叠，以形成该对交叉耦合反相器的第一晶体管。第二栅极区横向于第一有源区延伸并与第一有源区交叠，以形成该对交叉耦合反相器的第二晶体管。第二有源区沿第二轴线延伸并与第一栅极区交叠，以形成该对交叉耦合反相器的第三晶体管。第四有源区沿第三轴线延伸并与栅极区交叠，以形成读取端口的晶体管。
存储器单元阵列

[实用新型]片上系统设备、计算系统以及存储器设备-CN202022969368.2有效
发明人： N·乔拉;A·格罗弗;G·德索利;K·J·多里;T·勃伊施;P·库玛 -专利权人：意法半导体股份有限公司;意法半导体国际有限公司
申请日： 2020-12-11 - 公布日： 2021-10-26 - 主分类号： G06F15/78 文献下载
摘要：本公开的实施例涉及片上系统设备、计算系统以及存储器设备。提供了系统和设备使得能够对存储器内的多个存储器电路(例如多个存储器单元阵列)中的每个存储器电路的保持或激活状态进行粒度控制。多个存储器阵列中的每个相应的存储器阵列被耦合到相应的镇流器驱动器和相应的存储器阵列的相应的激活存储器信号开关。一个或多个电压调节器被耦合到镇流器驱动器栅极节点和相应存储器阵列中的至少一个存储器阵列的偏置节点。在操作中，相应的存储器阵列的相应的激活存储器信号开关使得相应的存储器阵列在相应的存储器阵列的激活状态与相应的存储器阵列的保持状态之间转换。
系统设备计算以及存储器

[发明专利]低功率存储器写入操作-CN202110417556.0在审
发明人： K·J·多里 -专利权人：意法半导体国际有限公司
申请日： 2021-04-19 - 公布日： 2021-10-22 - 主分类号： G11C11/413 文献下载
摘要：一种静态随机存取存储器(SRAM)架构包括：被耦合在第一位线与第一互补位线之间的第一列SRAM单元，以及用于第一列的第一写入电路。第一写入电路包括第一锁存器，该第一锁存器接收第一输入数据并且向第一位线和第一互补位线提供互补输出。第一写入电路具有驱动第一位线和第一互补位线的可锁存输出状态，并且如果所接收的第一输入数据的状态在连续写入操作之间没有发生改变，则可锁存输出状态在连续写入操作之间没有发生改变；但是如果所接收的第一输入数据的状态在连续写入操作之间发生改变，则可锁存输出状态在连续写入操作之间确实发生改变。
功率存储器写入操作

[发明专利]具有小面积和高效纵横比的SRAM布局-CN202011501881.7在审
发明人： S·J·阿梅德;K·J·多里 -专利权人：意法半导体国际有限公司
申请日： 2020-12-18 - 公布日： 2021-06-22 - 主分类号： H01L27/11 文献下载
摘要：实施例公开了具有小面积和高效纵横比的SRAM布局。一种存储器单元，包括一组有源区，该有源区与一组栅极区交叠以形成成对的交叉耦合反相器。第一有源区沿第一轴线延伸。第一栅极区横向于第一有源区延伸并与第一有源区交叠，以形成该对交叉耦合反相器的第一晶体管。第二栅极区横向于第一有源区延伸并与第一有源区交叠，以形成该对交叉耦合反相器的第二晶体管。第二有源区沿第二轴线延伸并与第一栅极区交叠，以形成该对交叉耦合反相器的第三晶体管。第四有源区沿第三轴线延伸并与栅极区交叠，以形成读取端口的晶体管。
具有面积高效纵横 sram 布局

[发明专利]计算系统功率管理设备、系统和方法-CN202011456888.1在审
发明人： N·乔拉;A·格罗弗;G·德索利;K·J·多里;T·勃伊施;P·库玛 -专利权人：意法半导体股份有限公司;意法半导体国际有限公司
申请日： 2020-12-11 - 公布日： 2021-06-18 - 主分类号： G06F1/26 文献下载
摘要：本公开的实施例涉及计算系统功率管理设备、系统和方法。提供了系统和设备使得能够对存储器内的多个存储器电路(例如多个存储器单元阵列)中的每个存储器电路的保持或激活状态进行粒度控制。多个存储器阵列中的每个相应的存储器阵列被耦合到相应的镇流器驱动器和相应的存储器阵列的相应的激活存储器信号开关。一个或多个电压调节器被耦合到镇流器驱动器栅极节点和相应存储器阵列中的至少一个存储器阵列的偏置节点。在操作中，相应的存储器阵列的相应的激活存储器信号开关使得相应的存储器阵列在相应的存储器阵列的激活状态与相应的存储器阵列的保持状态之间转换。
计算系统功率管理设备方法

[实用新型]电子设备-CN201821094917.2有效
发明人： K·J·多里;A·帕沙克;S·库马尔 -专利权人：意法半导体国际有限公司
申请日： 2018-07-11 - 公布日： 2019-03-19 - 主分类号： G11C11/413 文献下载
摘要：本公开涉及电子设备，并且涉及包括复制晶体管的SRAM读复用器。第一晶体管具有耦合至第二位线的第一导电端子、耦合至位线节点的第二导电端子以及通过第二控制信号偏置的控制端子。第二晶体管具有耦合至第二互补位线的第一导电端子、耦合至互补位线节点的第二导电端子和通过第二控制信号偏置的控制端子。第一复制晶体管具有耦合至第二位线的第一导电端子、耦合至互补位线节点的第二导电端子和偏置的控制端子，使得第一复制晶体管截止。第二复制晶体管具有耦合至第二互补位线的第一导电端子、耦合至位线节点的第二导电端子和被偏置的控制端子，使得第二复制晶体管截止。
导电端子耦合晶体管互补位线控制端子偏置复制第二控制信号晶体管截止电子设备位线节点位线复用器

[实用新型]感测放大器使能信号生成电路-CN201720409517.5有效
发明人： K·J·多里;V·库玛;A·库玛 -专利权人：意法半导体国际有限公司
申请日： 2017-04-18 - 公布日： 2018-01-12 - 主分类号： G11C7/08 文献下载
摘要：本公开涉及一种感测放大器使能信号生成电路，包括耦合至存储器的虚拟位线的输入端。电压比较器电路将该虚拟位线上的电压与阈值电压进行比较并在该电压下降低于这个阈值电压时生成输出信号。多位计数器电路响应于该输出信号计数一个计数值。上拉电路响应于该输出信号对该虚拟位线上的该电压进行上拉。计数比较器电路将该计数值与计数阈值进行比较并在该计数值等于该计数阈值时生成感测放大器使能信号。
放大器信号生成电路

1
共 14 条