“J·E·若斯”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果6个，建议您升级VIP下载更多相关专利

[发明专利]高带宽光互连架构-CN202180070904.X在审
发明人： S·V·皮耶塔姆巴拉姆;B·C·马林;S·派塔尔;S·瓦德利马尼;R·N·马内帕利;X·李;S·V·波图库迟;S·沙兰;A·萨卡尔;O·卡尔哈德;N·德什潘德;D·普拉塔普;J·埃克顿;D·马利克;R·V·马哈詹;张志超;K·艾京;B·聂;K·达尔马韦卡尔塔;J·E·若斯;J·M·甘巴;B·K·卡斯珀;段刚;R·印蒂;M·曼苏里;S·贾达夫;K·布朗;A·阿格拉瓦尔;P·多布里亚尔 -专利权人：英特尔公司
申请日： 2021-09-09 - 公布日： 2023-05-30 - 主分类号： H01L31/0203 文献下载
摘要：本文中公开的实施例包括光学封装。在实施例中，光学封装包括封装基板以及耦合到封装基板的光子管芯。在实施例中，计算管芯耦合到封装基板，其中，光子管芯通过位于封装基板中的桥通信地耦合到计算管芯。在实施例中，光学封装还包括嵌入在封装基板中的光波导。在实施例中，光波导的第一端位于光子管芯下方，并且光波导的第二端与封装基板的边缘基本上共面。
带宽互连架构

[发明专利]伪单片数据通信系统-CN202211029546.0在审
发明人： J·B·弗莱曼;K·艾哈迈德;J·E·若斯;S·Y·舒马拉耶夫 -专利权人：英特尔公司
申请日： 2022-08-25 - 公布日： 2023-03-31 - 主分类号： H01L25/16 文献下载
摘要：一种包括芯片的装置，所述芯片包括多个微发射器，所述微发射器耦合到多条数据线并且耦合到光纤，其中所述微发射器用于生成用于通过光纤进行并行传输的光信号，所述光信号对应于在数据线上传送的数据。
单片数据通信系统

[发明专利]M进制脉冲幅度调制数字均衡器-CN201611049785.7有效
发明人： S·希兰;薛子建;J·E·若斯 -专利权人：英特尔公司
申请日： 2016-11-17 - 公布日： 2019-11-19 - 主分类号： H04B1/00 文献下载
摘要：一些实施例包括使用输入节点、模数转换器(ADC)、第一前馈均衡器(FFE)、第二FFE、和决策反馈均衡器(DFE)的设备和方法，所述模数转换器(ADC)包括耦合到输入节点的输入端，所述第一前馈均衡器(FFE)包括耦合到ADC的输出端的输入端，所述第二FFE包括耦合到所述ADC的输出端的输入端，所述决策反馈均衡器(DFE)包括第一输入端、第二输入端和输出端，所述第一输入端耦合到所述第一FFE的输出端，并且所述第二输入端耦合到所述第二FFE的输出端。
脉冲幅度调制数字均衡器

[发明专利]用于混合存储器的系统、方法和装置-CN201510062141.0有效
发明人： D·邓宁;B·卡斯珀;R·穆尼;M·曼苏里;J·E·若斯 -专利权人：英特尔公司
申请日： 2010-12-10 - 公布日： 2018-10-26 - 主分类号： G11C5/02 文献下载
摘要：本发明的实施例总体上针对一种用于混合存储器的系统、方法和装置。在一个实施例中，混合存储器可以包括封装衬底。该混合存储器还可以包括附着到封装衬底的第一侧的混合存储缓冲器芯片。高速输入/输出(HSIO)逻辑支持与处理器的HSIO接口。混合存储器还包括用于支持在HSIO接口上的分组处理协议的分组处理逻辑。另外，混合存储器还具有垂直地堆叠在混合存储缓冲器上的一个或多个存储器瓦片。
用于混合存储器系统方法装置

[发明专利]能够有线和无线操作的通用IO连接器和接口-CN201180074755.0有效
发明人： S·R·穆尼;H·L·赫克;J·E·若斯;B·K·卡斯珀;D·乔杜里;F·T·哈迪 -专利权人：英特尔公司
申请日： 2011-11-11 - 公布日： 2014-07-09 - 主分类号： G06F1/00 文献下载
摘要：将设备互连的系统和方法可包括具有衬底、一组输入/输出(IO)触点、天线结构和收发机逻辑单元的连接器组件。在一个示例中，收发机逻辑单元可处理与天线结构相关联的一个或多个IO信号，并处理与这组IO触点相关联的一个或多个IO信号。
能够有线无线操作通用 io 连接器接口

[发明专利]用于混合存储器的系统、方法和装置-CN201080054325.8有效
发明人： D·邓宁;B·卡斯珀;R·穆尼;M·曼苏里;J·E·若斯 -专利权人：英特尔公司
申请日： 2010-12-10 - 公布日： 2012-08-15 - 主分类号： G11C5/02 文献下载
摘要：本发明的实施例总体上针对一种用于混合存储器的系统、方法和装置。在一个实施例中，混合存储器可以包括封装衬底。该混合存储器还可以包括附着到封装衬底的第一侧的混合存储缓冲器芯片。高速输入/输出（HSIO）逻辑支持与处理器的HSIO接口。混合存储器还包括用于支持在HSIO接口上的分组处理协议的分组处理逻辑。另外，混合存储器还具有垂直地堆叠在混合存储缓冲器上的一个或多个存储器瓦片。
用于混合存储器系统方法装置